Index of /weather/text_forecasts/txt/


../
FPDL13_DWMZ_170600                                 17-Aug-2019 11:03                3484
FPDL13_DWMZ_180600                                 18-Aug-2019 07:57                3630
SXDL31_DWAV_161800                                 16-Aug-2019 16:53               12888
SXDL31_DWAV_170800                                 17-Aug-2019 06:51               11565
SXDL31_DWAV_171800                                 17-Aug-2019 18:01                9416
SXDL31_DWAV_180800                                 18-Aug-2019 07:44                8972
SXDL33_DWAV_170000                                 17-Aug-2019 12:33               11562
SXDL33_DWAV_180000                                 18-Aug-2019 09:55                9119
ber01-FWDL39_DWMS_171230-1908171230-dsw--0-ia5     17-Aug-2019 12:19                 842
ber01-FWDL39_DWMS_181230-1908181230-dsw--0-ia5     18-Aug-2019 11:46                1267
ber01-VHDL13_DWDD_170600-1908170600-dsw--0-ia5     17-Aug-2019 07:32                2752
ber01-VHDL13_DWDD_180600-1908180600-dsw--0-ia5     18-Aug-2019 07:14                3577
ber01-VHDL13_DWEH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:28                2737
ber01-VHDL13_DWEH_161300_COR-1908161300-dsw--0-ia5 16-Aug-2019 12:33                2623
ber01-VHDL13_DWEH_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:28                2549
ber01-VHDL13_DWEH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:28                2331
ber01-VHDL13_DWEH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:28                2488
ber01-VHDL13_DWEH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:58                2454
ber01-VHDL13_DWEH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:28                2660
ber01-VHDL13_DWEH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:28                2708
ber01-VHDL13_DWEH_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:28                2505
ber01-VHDL13_DWEH_171500_COR-1908171500-dsw--0-ia5 17-Aug-2019 15:55                2522
ber01-VHDL13_DWEH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:28                2378
ber01-VHDL13_DWEH_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 15:38                2522
ber01-VHDL13_DWEH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:28                2804
ber01-VHDL13_DWEH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:58                2779
ber01-VHDL13_DWEH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:28                2805
ber01-VHDL13_DWHG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                3002
ber01-VHDL13_DWHG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                3088
ber01-VHDL13_DWHG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2378
ber01-VHDL13_DWHG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2307
ber01-VHDL13_DWHG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2412
ber01-VHDL13_DWHG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                2287
ber01-VHDL13_DWHG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2166
ber01-VHDL13_DWHG_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 19:06                2174
ber01-VHDL13_DWHG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2685
ber01-VHDL13_DWHG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2653
ber01-VHDL13_DWHG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                2959
ber01-VHDL13_DWHH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                3288
ber01-VHDL13_DWHH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                3322
ber01-VHDL13_DWHH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2563
ber01-VHDL13_DWHH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2508
ber01-VHDL13_DWHH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2348
ber01-VHDL13_DWHH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                2234
ber01-VHDL13_DWHH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                1963
ber01-VHDL13_DWHH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2347
ber01-VHDL13_DWHH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2261
ber01-VHDL13_DWHH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                2751
ber01-VHDL13_DWLG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2083
ber01-VHDL13_DWLG_161333-1908161333-dsw--0-ia5     16-Aug-2019 13:33                2130
ber01-VHDL13_DWLG_161433-1908161433-dsw--0-ia5     16-Aug-2019 14:33                2130
ber01-VHDL13_DWLG_161533-1908161533-dsw--0-ia5     16-Aug-2019 15:33                2130
ber01-VHDL13_DWLG_161633-1908161633-dsw--0-ia5     16-Aug-2019 16:33                2130
ber01-VHDL13_DWLG_161733-1908161733-dsw--0-ia5     16-Aug-2019 17:33                1980
ber01-VHDL13_DWLG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                1955
ber01-VHDL13_DWLG_161933-1908161933-dsw--0-ia5     16-Aug-2019 19:33                1983
ber01-VHDL13_DWLG_162033-1908162033-dsw--0-ia5     16-Aug-2019 20:33                1983
ber01-VHDL13_DWLG_170033-1908170033-dsw--0-ia5     17-Aug-2019 00:33                2386
ber01-VHDL13_DWLG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2358
ber01-VHDL13_DWLG_170200_COR-1908170200-dsw--0-ia5 17-Aug-2019 04:33                2417
ber01-VHDL13_DWLG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2376
ber01-VHDL13_DWLG_170400_COR-1908170400-dsw--0-ia5 17-Aug-2019 04:39                2417
ber01-VHDL13_DWLG_170533-1908170533-dsw--0-ia5     17-Aug-2019 05:33                2441
ber01-VHDL13_DWLG_170633-1908170633-dsw--0-ia5     17-Aug-2019 06:33                2877
ber01-VHDL13_DWLG_170733-1908170733-dsw--0-ia5     17-Aug-2019 07:33                2875
ber01-VHDL13_DWLG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2844
ber01-VHDL13_DWLG_170933-1908170933-dsw--0-ia5     17-Aug-2019 09:33                2875
ber01-VHDL13_DWLG_171033-1908171033-dsw--0-ia5     17-Aug-2019 10:33                2846
ber01-VHDL13_DWLG_171133-1908171133-dsw--0-ia5     17-Aug-2019 11:33                2846
ber01-VHDL13_DWLG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                2864
ber01-VHDL13_DWLG_171333-1908171333-dsw--0-ia5     17-Aug-2019 13:33                2883
ber01-VHDL13_DWLG_171433-1908171433-dsw--0-ia5     17-Aug-2019 14:33                2883
ber01-VHDL13_DWLG_171533-1908171533-dsw--0-ia5     17-Aug-2019 15:33                2883
ber01-VHDL13_DWLG_171633-1908171633-dsw--0-ia5     17-Aug-2019 16:33                2883
ber01-VHDL13_DWLG_171733-1908171733-dsw--0-ia5     17-Aug-2019 17:33                2478
ber01-VHDL13_DWLG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2449
ber01-VHDL13_DWLG_171933-1908171933-dsw--0-ia5     17-Aug-2019 19:33                2477
ber01-VHDL13_DWLG_172033-1908172033-dsw--0-ia5     17-Aug-2019 20:33                2477
ber01-VHDL13_DWLG_180033-1908180033-dsw--0-ia5     18-Aug-2019 00:33                2566
ber01-VHDL13_DWLG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                3010
ber01-VHDL13_DWLG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                3032
ber01-VHDL13_DWLG_180533-1908180533-dsw--0-ia5     18-Aug-2019 05:33                3060
ber01-VHDL13_DWLG_180633-1908180633-dsw--0-ia5     18-Aug-2019 06:33                3060
ber01-VHDL13_DWLG_180733-1908180733-dsw--0-ia5     18-Aug-2019 07:33                3078
ber01-VHDL13_DWLG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3125
ber01-VHDL13_DWLG_180933-1908180933-dsw--0-ia5     18-Aug-2019 09:33                3156
ber01-VHDL13_DWLG_181033-1908181033-dsw--0-ia5     18-Aug-2019 10:33                3156
ber01-VHDL13_DWLG_181133-1908181133-dsw--0-ia5     18-Aug-2019 11:33                3253
ber01-VHDL13_DWLH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2413
ber01-VHDL13_DWLH_161333-1908161333-dsw--0-ia5     16-Aug-2019 13:33                2441
ber01-VHDL13_DWLH_161433-1908161433-dsw--0-ia5     16-Aug-2019 14:33                2441
ber01-VHDL13_DWLH_161533-1908161533-dsw--0-ia5     16-Aug-2019 15:33                2441
ber01-VHDL13_DWLH_161633-1908161633-dsw--0-ia5     16-Aug-2019 16:33                2441
ber01-VHDL13_DWLH_161733-1908161733-dsw--0-ia5     16-Aug-2019 17:33                2321
ber01-VHDL13_DWLH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2293
ber01-VHDL13_DWLH_161933-1908161933-dsw--0-ia5     16-Aug-2019 19:33                2321
ber01-VHDL13_DWLH_162033-1908162033-dsw--0-ia5     16-Aug-2019 20:33                2321
ber01-VHDL13_DWLH_170033-1908170033-dsw--0-ia5     17-Aug-2019 00:33                2608
ber01-VHDL13_DWLH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2580
ber01-VHDL13_DWLH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2509
ber01-VHDL13_DWLH_170533-1908170533-dsw--0-ia5     17-Aug-2019 05:33                2537
ber01-VHDL13_DWLH_170633-1908170633-dsw--0-ia5     17-Aug-2019 06:33                3569
ber01-VHDL13_DWLH_170733-1908170733-dsw--0-ia5     17-Aug-2019 07:33                3568
ber01-VHDL13_DWLH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                3540
ber01-VHDL13_DWLH_170933-1908170933-dsw--0-ia5     17-Aug-2019 09:33                3568
ber01-VHDL13_DWLH_171033-1908171033-dsw--0-ia5     17-Aug-2019 10:33                3521
ber01-VHDL13_DWLH_171133-1908171133-dsw--0-ia5     17-Aug-2019 11:33                3521
ber01-VHDL13_DWLH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                3493
ber01-VHDL13_DWLH_171333-1908171333-dsw--0-ia5     17-Aug-2019 13:33                3512
ber01-VHDL13_DWLH_171433-1908171433-dsw--0-ia5     17-Aug-2019 14:33                3512
ber01-VHDL13_DWLH_171533-1908171533-dsw--0-ia5     17-Aug-2019 15:33                3512
ber01-VHDL13_DWLH_171633-1908171633-dsw--0-ia5     17-Aug-2019 16:33                3512
ber01-VHDL13_DWLH_171733-1908171733-dsw--0-ia5     17-Aug-2019 17:33                2792
ber01-VHDL13_DWLH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2764
ber01-VHDL13_DWLH_171933-1908171933-dsw--0-ia5     17-Aug-2019 19:33                2792
ber01-VHDL13_DWLH_172033-1908172033-dsw--0-ia5     17-Aug-2019 20:33                2792
ber01-VHDL13_DWLH_180033-1908180033-dsw--0-ia5     18-Aug-2019 00:33                2837
ber01-VHDL13_DWLH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                3584
ber01-VHDL13_DWLH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                3185
ber01-VHDL13_DWLH_180533-1908180533-dsw--0-ia5     18-Aug-2019 05:33                3213
ber01-VHDL13_DWLH_180633-1908180633-dsw--0-ia5     18-Aug-2019 06:33                3357
ber01-VHDL13_DWLH_180733-1908180733-dsw--0-ia5     18-Aug-2019 07:33                3099
ber01-VHDL13_DWLH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3091
ber01-VHDL13_DWLH_180933-1908180933-dsw--0-ia5     18-Aug-2019 09:33                3119
ber01-VHDL13_DWLH_181033-1908181033-dsw--0-ia5     18-Aug-2019 10:33                2983
ber01-VHDL13_DWLH_181133-1908181133-dsw--0-ia5     18-Aug-2019 11:33                2856
ber01-VHDL13_DWLI_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2357
ber01-VHDL13_DWLI_161333-1908161333-dsw--0-ia5     16-Aug-2019 13:33                2385
ber01-VHDL13_DWLI_161433-1908161433-dsw--0-ia5     16-Aug-2019 14:33                2385
ber01-VHDL13_DWLI_161533-1908161533-dsw--0-ia5     16-Aug-2019 15:33                2385
ber01-VHDL13_DWLI_161633-1908161633-dsw--0-ia5     16-Aug-2019 16:33                2385
ber01-VHDL13_DWLI_161733-1908161733-dsw--0-ia5     16-Aug-2019 17:33                2273
ber01-VHDL13_DWLI_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2241
ber01-VHDL13_DWLI_161933-1908161933-dsw--0-ia5     16-Aug-2019 19:33                2269
ber01-VHDL13_DWLI_162033-1908162033-dsw--0-ia5     16-Aug-2019 20:33                2269
ber01-VHDL13_DWLI_170033-1908170033-dsw--0-ia5     17-Aug-2019 00:33                2799
ber01-VHDL13_DWLI_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2771
ber01-VHDL13_DWLI_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2752
ber01-VHDL13_DWLI_170533-1908170533-dsw--0-ia5     17-Aug-2019 05:33                2780
ber01-VHDL13_DWLI_170633-1908170633-dsw--0-ia5     17-Aug-2019 06:33                3322
ber01-VHDL13_DWLI_170733-1908170733-dsw--0-ia5     17-Aug-2019 07:33                3290
ber01-VHDL13_DWLI_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                3262
ber01-VHDL13_DWLI_170933-1908170933-dsw--0-ia5     17-Aug-2019 09:33                3290
ber01-VHDL13_DWLI_171033-1908171033-dsw--0-ia5     17-Aug-2019 10:33                3248
ber01-VHDL13_DWLI_171133-1908171133-dsw--0-ia5     17-Aug-2019 11:33                3248
ber01-VHDL13_DWLI_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                3277
ber01-VHDL13_DWLI_171333-1908171333-dsw--0-ia5     17-Aug-2019 13:33                3283
ber01-VHDL13_DWLI_171433-1908171433-dsw--0-ia5     17-Aug-2019 14:33                3283
ber01-VHDL13_DWLI_171533-1908171533-dsw--0-ia5     17-Aug-2019 15:33                3283
ber01-VHDL13_DWLI_171633-1908171633-dsw--0-ia5     17-Aug-2019 16:33                3283
ber01-VHDL13_DWLI_171733-1908171733-dsw--0-ia5     17-Aug-2019 17:33                2459
ber01-VHDL13_DWLI_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2430
ber01-VHDL13_DWLI_171933-1908171933-dsw--0-ia5     17-Aug-2019 19:33                2458
ber01-VHDL13_DWLI_172033-1908172033-dsw--0-ia5     17-Aug-2019 20:33                2458
ber01-VHDL13_DWLI_180033-1908180033-dsw--0-ia5     18-Aug-2019 00:33                2547
ber01-VHDL13_DWLI_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                3080
ber01-VHDL13_DWLI_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2931
ber01-VHDL13_DWLI_180533-1908180533-dsw--0-ia5     18-Aug-2019 05:33                2959
ber01-VHDL13_DWLI_180633-1908180633-dsw--0-ia5     18-Aug-2019 06:33                2959
ber01-VHDL13_DWLI_180733-1908180733-dsw--0-ia5     18-Aug-2019 07:33                2942
ber01-VHDL13_DWLI_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                2928
ber01-VHDL13_DWLI_180933-1908180933-dsw--0-ia5     18-Aug-2019 09:33                2956
ber01-VHDL13_DWLI_181033-1908181033-dsw--0-ia5     18-Aug-2019 10:33                2956
ber01-VHDL13_DWLI_181133-1908181133-dsw--0-ia5     18-Aug-2019 11:33                2833
ber01-VHDL13_DWMG_161200-1908161200-dsw--0-ia5     16-Aug-2019 12:30                2283
ber01-VHDL13_DWMG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2283
ber01-VHDL13_DWMG_161400-1908161400-dsw--0-ia5     16-Aug-2019 14:30                2533
ber01-VHDL13_DWMG_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:30                2533
ber01-VHDL13_DWMG_161600-1908161600-dsw--0-ia5     16-Aug-2019 16:30                2533
ber01-VHDL13_DWMG_161700-1908161700-dsw--0-ia5     16-Aug-2019 17:30                2547
ber01-VHDL13_DWMG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2573
ber01-VHDL13_DWMG_161900-1908161900-dsw--0-ia5     16-Aug-2019 19:30                2573
ber01-VHDL13_DWMG_162000-1908162000-dsw--0-ia5     16-Aug-2019 20:30                2573
ber01-VHDL13_DWMG_162100-1908162100-dsw--0-ia5     16-Aug-2019 21:30                2573
ber01-VHDL13_DWMG_162200-1908162200-dsw--0-ia5     16-Aug-2019 22:30                2847
ber01-VHDL13_DWMG_162300-1908162300-dsw--0-ia5     16-Aug-2019 23:30                2847
ber01-VHDL13_DWMG_170000-1908170000-dsw--0-ia5     17-Aug-2019 00:30                2847
ber01-VHDL13_DWMG_170100-1908170100-dsw--0-ia5     17-Aug-2019 01:30                2847
ber01-VHDL13_DWMG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2847
ber01-VHDL13_DWMG_170300-1908170300-dsw--0-ia5     17-Aug-2019 03:30                2839
ber01-VHDL13_DWMG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2844
ber01-VHDL13_DWMG_170500-1908170500-dsw--0-ia5     17-Aug-2019 05:30                2844
ber01-VHDL13_DWMG_170600-1908170600-dsw--0-ia5     17-Aug-2019 06:30                2844
ber01-VHDL13_DWMG_170700-1908170700-dsw--0-ia5     17-Aug-2019 07:30                2844
ber01-VHDL13_DWMG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                3451
ber01-VHDL13_DWMG_170900-1908170900-dsw--0-ia5     17-Aug-2019 09:30                3451
ber01-VHDL13_DWMG_171000-1908171000-dsw--0-ia5     17-Aug-2019 10:30                3451
ber01-VHDL13_DWMG_171100-1908171100-dsw--0-ia5     17-Aug-2019 11:30                3370
ber01-VHDL13_DWMG_171200-1908171200-dsw--0-ia5     17-Aug-2019 12:30                3370
ber01-VHDL13_DWMG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                3370
ber01-VHDL13_DWMG_171400-1908171400-dsw--0-ia5     17-Aug-2019 14:30                3370
ber01-VHDL13_DWMG_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:30                3370
ber01-VHDL13_DWMG_171600-1908171600-dsw--0-ia5     17-Aug-2019 16:30                3317
ber01-VHDL13_DWMG_171700-1908171700-dsw--0-ia5     17-Aug-2019 17:30                3015
ber01-VHDL13_DWMG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                3067
ber01-VHDL13_DWMG_171900-1908171900-dsw--0-ia5     17-Aug-2019 19:30                2875
ber01-VHDL13_DWMG_172000-1908172000-dsw--0-ia5     17-Aug-2019 20:30                2796
ber01-VHDL13_DWMG_172100-1908172100-dsw--0-ia5     17-Aug-2019 21:30                2796
ber01-VHDL13_DWMG_172200-1908172200-dsw--0-ia5     17-Aug-2019 22:30                2823
ber01-VHDL13_DWMG_172300-1908172300-dsw--0-ia5     17-Aug-2019 23:30                2823
ber01-VHDL13_DWMG_180000-1908180000-dsw--0-ia5     18-Aug-2019 00:30                2823
ber01-VHDL13_DWMG_180100-1908180100-dsw--0-ia5     18-Aug-2019 01:30                2823
ber01-VHDL13_DWMG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2790
ber01-VHDL13_DWMG_180300-1908180300-dsw--0-ia5     18-Aug-2019 03:30                2790
ber01-VHDL13_DWMG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2770
ber01-VHDL13_DWMG_180500-1908180500-dsw--0-ia5     18-Aug-2019 05:30                2770
ber01-VHDL13_DWMG_180600-1908180600-dsw--0-ia5     18-Aug-2019 06:30                2770
ber01-VHDL13_DWMG_180700-1908180700-dsw--0-ia5     18-Aug-2019 07:30                2770
ber01-VHDL13_DWMG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3487
ber01-VHDL13_DWMG_180900-1908180900-dsw--0-ia5     18-Aug-2019 09:30                3487
ber01-VHDL13_DWMG_181000-1908181000-dsw--0-ia5     18-Aug-2019 10:30                3461
ber01-VHDL13_DWMG_181100-1908181100-dsw--0-ia5     18-Aug-2019 11:30                3461
ber01-VHDL13_DWMO_161200-1908161200-dsw--0-ia5     16-Aug-2019 12:30                2437
ber01-VHDL13_DWMO_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2437
ber01-VHDL13_DWMO_161400-1908161400-dsw--0-ia5     16-Aug-2019 14:30                2682
ber01-VHDL13_DWMO_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:30                2682
ber01-VHDL13_DWMO_161600-1908161600-dsw--0-ia5     16-Aug-2019 16:30                2682
ber01-VHDL13_DWMO_161700-1908161700-dsw--0-ia5     16-Aug-2019 17:30                2645
ber01-VHDL13_DWMO_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2743
ber01-VHDL13_DWMO_161900-1908161900-dsw--0-ia5     16-Aug-2019 19:30                2743
ber01-VHDL13_DWMO_162000-1908162000-dsw--0-ia5     16-Aug-2019 20:30                2743
ber01-VHDL13_DWMO_162100-1908162100-dsw--0-ia5     16-Aug-2019 21:30                2743
ber01-VHDL13_DWMO_162200-1908162200-dsw--0-ia5     16-Aug-2019 22:30                3010
ber01-VHDL13_DWMO_162300-1908162300-dsw--0-ia5     16-Aug-2019 23:30                3010
ber01-VHDL13_DWMO_170000-1908170000-dsw--0-ia5     17-Aug-2019 00:30                3010
ber01-VHDL13_DWMO_170100-1908170100-dsw--0-ia5     17-Aug-2019 01:30                3010
ber01-VHDL13_DWMO_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                3010
ber01-VHDL13_DWMO_170300-1908170300-dsw--0-ia5     17-Aug-2019 03:30                3002
ber01-VHDL13_DWMO_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                3007
ber01-VHDL13_DWMO_170500-1908170500-dsw--0-ia5     17-Aug-2019 05:30                3007
ber01-VHDL13_DWMO_170600-1908170600-dsw--0-ia5     17-Aug-2019 06:30                3007
ber01-VHDL13_DWMO_170700-1908170700-dsw--0-ia5     17-Aug-2019 07:30                3007
ber01-VHDL13_DWMO_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                3408
ber01-VHDL13_DWMO_170900-1908170900-dsw--0-ia5     17-Aug-2019 09:30                3380
ber01-VHDL13_DWMO_171000-1908171000-dsw--0-ia5     17-Aug-2019 10:30                3380
ber01-VHDL13_DWMO_171100-1908171100-dsw--0-ia5     17-Aug-2019 11:30                3368
ber01-VHDL13_DWMO_171200-1908171200-dsw--0-ia5     17-Aug-2019 12:30                3368
ber01-VHDL13_DWMO_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                3368
ber01-VHDL13_DWMO_171400-1908171400-dsw--0-ia5     17-Aug-2019 14:30                3368
ber01-VHDL13_DWMO_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:30                3368
ber01-VHDL13_DWMO_171600-1908171600-dsw--0-ia5     17-Aug-2019 16:30                3202
ber01-VHDL13_DWMO_171700-1908171700-dsw--0-ia5     17-Aug-2019 17:30                2886
ber01-VHDL13_DWMO_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2886
ber01-VHDL13_DWMO_171900-1908171900-dsw--0-ia5     17-Aug-2019 19:30                2875
ber01-VHDL13_DWMO_172000-1908172000-dsw--0-ia5     17-Aug-2019 20:30                2808
ber01-VHDL13_DWMO_172100-1908172100-dsw--0-ia5     17-Aug-2019 21:30                2808
ber01-VHDL13_DWMO_172200-1908172200-dsw--0-ia5     17-Aug-2019 22:30                2932
ber01-VHDL13_DWMO_172300-1908172300-dsw--0-ia5     17-Aug-2019 23:30                2932
ber01-VHDL13_DWMO_180000-1908180000-dsw--0-ia5     18-Aug-2019 00:30                2932
ber01-VHDL13_DWMO_180100-1908180100-dsw--0-ia5     18-Aug-2019 01:30                2932
ber01-VHDL13_DWMO_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2856
ber01-VHDL13_DWMO_180300-1908180300-dsw--0-ia5     18-Aug-2019 03:30                2856
ber01-VHDL13_DWMO_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2842
ber01-VHDL13_DWMO_180500-1908180500-dsw--0-ia5     18-Aug-2019 05:30                2842
ber01-VHDL13_DWMO_180600-1908180600-dsw--0-ia5     18-Aug-2019 06:30                2842
ber01-VHDL13_DWMO_180700-1908180700-dsw--0-ia5     18-Aug-2019 07:30                2842
ber01-VHDL13_DWMO_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3491
ber01-VHDL13_DWMO_180900-1908180900-dsw--0-ia5     18-Aug-2019 09:30                3463
ber01-VHDL13_DWMO_181000-1908181000-dsw--0-ia5     18-Aug-2019 10:30                3440
ber01-VHDL13_DWMO_181100-1908181100-dsw--0-ia5     18-Aug-2019 11:30                3440
ber01-VHDL13_DWMP_160800-1908160800-dsw--0-ia5     16-Aug-2019 12:30                2092
ber01-VHDL13_DWMP_161200-1908161200-dsw--0-ia5     16-Aug-2019 12:30                2092
ber01-VHDL13_DWMP_161400-1908161400-dsw--0-ia5     16-Aug-2019 14:30                2129
ber01-VHDL13_DWMP_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:30                2129
ber01-VHDL13_DWMP_161600-1908161600-dsw--0-ia5     16-Aug-2019 16:30                2129
ber01-VHDL13_DWMP_161700-1908161700-dsw--0-ia5     16-Aug-2019 17:30                2140
ber01-VHDL13_DWMP_161900-1908161900-dsw--0-ia5     16-Aug-2019 19:30                2232
ber01-VHDL13_DWMP_162000-1908162000-dsw--0-ia5     16-Aug-2019 20:30                2232
ber01-VHDL13_DWMP_162100-1908162100-dsw--0-ia5     16-Aug-2019 21:30                2232
ber01-VHDL13_DWMP_162200-1908162200-dsw--0-ia5     16-Aug-2019 22:30                2597
ber01-VHDL13_DWMP_162300-1908162300-dsw--0-ia5     16-Aug-2019 23:30                2597
ber01-VHDL13_DWMP_170000-1908170000-dsw--0-ia5     17-Aug-2019 00:30                2597
ber01-VHDL13_DWMP_170100-1908170100-dsw--0-ia5     17-Aug-2019 01:30                2597
ber01-VHDL13_DWMP_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2597
ber01-VHDL13_DWMP_170300-1908170300-dsw--0-ia5     17-Aug-2019 03:30                2632
ber01-VHDL13_DWMP_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2636
ber01-VHDL13_DWMP_170500-1908170500-dsw--0-ia5     17-Aug-2019 05:30                2636
ber01-VHDL13_DWMP_170600-1908170600-dsw--0-ia5     17-Aug-2019 06:30                2636
ber01-VHDL13_DWMP_170700-1908170700-dsw--0-ia5     17-Aug-2019 07:30                2636
ber01-VHDL13_DWMP_170800-1908170800-dsw--0-ia5     17-Aug-2019 12:30                2762
ber01-VHDL13_DWMP_170900-1908170900-dsw--0-ia5     17-Aug-2019 09:30                2840
ber01-VHDL13_DWMP_171000-1908171000-dsw--0-ia5     17-Aug-2019 10:30                2840
ber01-VHDL13_DWMP_171100-1908171100-dsw--0-ia5     17-Aug-2019 11:30                2762
ber01-VHDL13_DWMP_171200-1908171200-dsw--0-ia5     17-Aug-2019 12:30                2762
ber01-VHDL13_DWMP_171400-1908171400-dsw--0-ia5     17-Aug-2019 14:30                2762
ber01-VHDL13_DWMP_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:30                2762
ber01-VHDL13_DWMP_171600-1908171600-dsw--0-ia5     17-Aug-2019 16:30                2560
ber01-VHDL13_DWMP_171700-1908171700-dsw--0-ia5     17-Aug-2019 17:30                2588
ber01-VHDL13_DWMP_171900-1908171900-dsw--0-ia5     17-Aug-2019 19:30                2454
ber01-VHDL13_DWMP_172000-1908172000-dsw--0-ia5     17-Aug-2019 20:30                2174
ber01-VHDL13_DWMP_172100-1908172100-dsw--0-ia5     17-Aug-2019 21:30                2174
ber01-VHDL13_DWMP_172200-1908172200-dsw--0-ia5     17-Aug-2019 22:30                2261
ber01-VHDL13_DWMP_172300-1908172300-dsw--0-ia5     17-Aug-2019 23:30                2261
ber01-VHDL13_DWMP_180000-1908180000-dsw--0-ia5     18-Aug-2019 00:30                2261
ber01-VHDL13_DWMP_180100-1908180100-dsw--0-ia5     18-Aug-2019 01:30                2261
ber01-VHDL13_DWMP_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2226
ber01-VHDL13_DWMP_180300-1908180300-dsw--0-ia5     18-Aug-2019 03:30                2226
ber01-VHDL13_DWMP_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2206
ber01-VHDL13_DWMP_180500-1908180500-dsw--0-ia5     18-Aug-2019 05:30                2206
ber01-VHDL13_DWMP_180600-1908180600-dsw--0-ia5     18-Aug-2019 06:30                2206
ber01-VHDL13_DWMP_180700-1908180700-dsw--0-ia5     18-Aug-2019 07:30                2206
ber01-VHDL13_DWMP_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                2728
ber01-VHDL13_DWMP_180900-1908180900-dsw--0-ia5     18-Aug-2019 09:30                2728
ber01-VHDL13_DWMP_181000-1908181000-dsw--0-ia5     18-Aug-2019 10:30                2708
ber01-VHDL13_DWMP_181100-1908181100-dsw--0-ia5     18-Aug-2019 11:30                2708
ber01-VHDL13_DWOG_161700-1908161700-dsw--0-ia5     16-Aug-2019 17:30                4539
ber01-VHDL13_DWOG_170100-1908170100-dsw--0-ia5     17-Aug-2019 01:45                4968
ber01-VHDL13_DWOG_170300-1908170300-dsw--0-ia5     17-Aug-2019 03:00                4788
ber01-VHDL13_DWOG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:15                4285
ber01-VHDL13_DWOG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:00                4552
ber01-VHDL13_DWOG_171700-1908171700-dsw--0-ia5     17-Aug-2019 17:30                4377
ber01-VHDL13_DWOG_180100-1908180100-dsw--0-ia5     18-Aug-2019 01:45                5899
ber01-VHDL13_DWOG_180300-1908180300-dsw--0-ia5     18-Aug-2019 03:00                5497
ber01-VHDL13_DWOG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:15                5518
ber01-VHDL13_DWOG_181300-1908181300-dsw--0-ia5     18-Aug-2019 12:00                4844
ber01-VHDL13_DWOH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:28                2758
ber01-VHDL13_DWOH_161300_COR-1908161300-dsw--0-ia5 16-Aug-2019 12:34                2666
ber01-VHDL13_DWOH_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:28                2696
ber01-VHDL13_DWOH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:28                2502
ber01-VHDL13_DWOH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:28                2677
ber01-VHDL13_DWOH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:58                2606
ber01-VHDL13_DWOH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:28                3051
ber01-VHDL13_DWOH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:28                3011
ber01-VHDL13_DWOH_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:28                2783
ber01-VHDL13_DWOH_171500_COR-1908171500-dsw--0-ia5 17-Aug-2019 15:55                2908
ber01-VHDL13_DWOH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:28                2702
ber01-VHDL13_DWOH_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 15:38                2902
ber01-VHDL13_DWOH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:28                2864
ber01-VHDL13_DWOH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:58                2834
ber01-VHDL13_DWOH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:28                2794
ber01-VHDL13_DWOI_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:28                2829
ber01-VHDL13_DWOI_161300_COR-1908161300-dsw--0-ia5 16-Aug-2019 12:33                2760
ber01-VHDL13_DWOI_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:28                2853
ber01-VHDL13_DWOI_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:28                2685
ber01-VHDL13_DWOI_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:28                2847
ber01-VHDL13_DWOI_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:58                2803
ber01-VHDL13_DWOI_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:28                3255
ber01-VHDL13_DWOI_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:28                3284
ber01-VHDL13_DWOI_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:28                3044
ber01-VHDL13_DWOI_171500_COR-1908171500-dsw--0-ia5 17-Aug-2019 15:55                3078
ber01-VHDL13_DWOI_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:28                2872
ber01-VHDL13_DWOI_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 15:38                3078
ber01-VHDL13_DWOI_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:28                2953
ber01-VHDL13_DWOI_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:58                2882
ber01-VHDL13_DWOI_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:28                2900
ber01-VHDL13_DWON_161454-1908161454-dsw--0-ia5     16-Aug-2019 14:54                4174
ber01-VHDL13_DWON_161724-1908161724-dsw--0-ia5     16-Aug-2019 17:24                4312
ber01-VHDL13_DWON_161829-1908161829-dsw--0-ia5     16-Aug-2019 18:29                4356
ber01-VHDL13_DWON_162054-1908162054-dsw--0-ia5     16-Aug-2019 20:55                4244
ber01-VHDL13_DWON_162145-1908162145-dsw--0-ia5     16-Aug-2019 21:45                4244
ber01-VHDL13_DWON_170003-1908170003-dsw--0-ia5     17-Aug-2019 00:03                4727
ber01-VHDL13_DWON_170146-1908170146-dsw--0-ia5     17-Aug-2019 01:46                4767
ber01-VHDL13_DWON_170246-1908170246-dsw--0-ia5     17-Aug-2019 02:46                4832
ber01-VHDL13_DWON_170252-1908170252-dsw--0-ia5     17-Aug-2019 02:52                4832
ber01-VHDL13_DWON_170512-1908170512-dsw--0-ia5     17-Aug-2019 05:12                3849
ber01-VHDL13_DWON_170655-1908170655-dsw--0-ia5     17-Aug-2019 06:55                3880
ber01-VHDL13_DWON_171126-1908171126-dsw--0-ia5     17-Aug-2019 11:26                3767
ber01-VHDL13_DWON_171718-1908171718-dsw--0-ia5     17-Aug-2019 17:18                3976
ber01-VHDL13_DWON_171803-1908171803-dsw--0-ia5     17-Aug-2019 18:03                3976
ber01-VHDL13_DWON_171859-1908171859-dsw--0-ia5     17-Aug-2019 18:59                4003
ber01-VHDL13_DWON_171935-1908171935-dsw--0-ia5     17-Aug-2019 19:35                4003
ber01-VHDL13_DWON_172154-1908172154-dsw--0-ia5     17-Aug-2019 21:54                3962
ber01-VHDL13_DWON_180011-1908180011-dsw--0-ia5     18-Aug-2019 00:11                4519
ber01-VHDL13_DWON_180204-1908180204-dsw--0-ia5     18-Aug-2019 02:04                4294
ber01-VHDL13_DWON_180241-1908180241-dsw--0-ia5     18-Aug-2019 02:41                4294
ber01-VHDL13_DWON_180249-1908180249-dsw--0-ia5     18-Aug-2019 02:49                4294
ber01-VHDL13_DWON_180526-1908180526-dsw--0-ia5     18-Aug-2019 05:26                4046
ber01-VHDL13_DWON_180713-1908180713-dsw--0-ia5     18-Aug-2019 07:13                4794
ber01-VHDL13_DWON_181117-1908181117-dsw--0-ia5     18-Aug-2019 11:17                4578
ber01-VHDL13_DWPG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2568
ber01-VHDL13_DWPG_161330-1908161330-dsw--0-ia5     16-Aug-2019 13:30                2568
ber01-VHDL13_DWPG_161450-1908161450-dsw--0-ia5     16-Aug-2019 14:30                2568
ber01-VHDL13_DWPG_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:30                2480
ber01-VHDL13_DWPG_161630-1908161630-dsw--0-ia5     16-Aug-2019 16:30                2480
ber01-VHDL13_DWPG_161750-1908161750-dsw--0-ia5     16-Aug-2019 17:30                2480
ber01-VHDL13_DWPG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2276
ber01-VHDL13_DWPG_161930-1908161930-dsw--0-ia5     16-Aug-2019 19:30                2276
ber01-VHDL13_DWPG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2473
ber01-VHDL13_DWPG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2899
ber01-VHDL13_DWPG_170530-1908170530-dsw--0-ia5     17-Aug-2019 05:30                2945
ber01-VHDL13_DWPG_170630-1908170630-dsw--0-ia5     17-Aug-2019 06:30                2945
ber01-VHDL13_DWPG_170750-1908170750-dsw--0-ia5     17-Aug-2019 07:30                2945
ber01-VHDL13_DWPG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2841
ber01-VHDL13_DWPG_170930-1908170930-dsw--0-ia5     17-Aug-2019 09:30                2841
ber01-VHDL13_DWPG_171030-1908171030-dsw--0-ia5     17-Aug-2019 10:30                2841
ber01-VHDL13_DWPG_171130-1908171130-dsw--0-ia5     17-Aug-2019 11:30                3218
ber01-VHDL13_DWPG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                3242
ber01-VHDL13_DWPG_171330-1908171330-dsw--0-ia5     17-Aug-2019 13:30                3242
ber01-VHDL13_DWPG_171450-1908171450-dsw--0-ia5     17-Aug-2019 14:30                3242
ber01-VHDL13_DWPG_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:30                3130
ber01-VHDL13_DWPG_171630-1908171630-dsw--0-ia5     17-Aug-2019 16:30                3130
ber01-VHDL13_DWPG_171750-1908171750-dsw--0-ia5     17-Aug-2019 17:30                3127
ber01-VHDL13_DWPG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                3122
ber01-VHDL13_DWPG_171930-1908171930-dsw--0-ia5     17-Aug-2019 19:30                3142
ber01-VHDL13_DWPG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                4032
ber01-VHDL13_DWPG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                3858
ber01-VHDL13_DWPG_180530-1908180530-dsw--0-ia5     18-Aug-2019 05:30                3857
ber01-VHDL13_DWPG_180630-1908180630-dsw--0-ia5     18-Aug-2019 06:30                3857
ber01-VHDL13_DWPG_180750-1908180750-dsw--0-ia5     18-Aug-2019 07:30                3857
ber01-VHDL13_DWPG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3909
ber01-VHDL13_DWPG_180930-1908180930-dsw--0-ia5     18-Aug-2019 09:30                3909
ber01-VHDL13_DWPG_181030-1908181030-dsw--0-ia5     18-Aug-2019 10:30                3914
ber01-VHDL13_DWPG_181130-1908181130-dsw--0-ia5     18-Aug-2019 11:30                3914
ber01-VHDL13_DWPH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2245
ber01-VHDL13_DWPH_161330-1908161330-dsw--0-ia5     16-Aug-2019 13:30                2245
ber01-VHDL13_DWPH_161450-1908161450-dsw--0-ia5     16-Aug-2019 14:30                2245
ber01-VHDL13_DWPH_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:30                2198
ber01-VHDL13_DWPH_161630-1908161630-dsw--0-ia5     16-Aug-2019 16:30                2198
ber01-VHDL13_DWPH_161750-1908161750-dsw--0-ia5     16-Aug-2019 17:30                2198
ber01-VHDL13_DWPH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                1911
ber01-VHDL13_DWPH_161930-1908161930-dsw--0-ia5     16-Aug-2019 19:30                1911
ber01-VHDL13_DWPH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                1839
ber01-VHDL13_DWPH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                1919
ber01-VHDL13_DWPH_170530-1908170530-dsw--0-ia5     17-Aug-2019 05:30                1919
ber01-VHDL13_DWPH_170630-1908170630-dsw--0-ia5     17-Aug-2019 06:30                2139
ber01-VHDL13_DWPH_170750-1908170750-dsw--0-ia5     17-Aug-2019 07:30                2139
ber01-VHDL13_DWPH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2125
ber01-VHDL13_DWPH_170930-1908170930-dsw--0-ia5     17-Aug-2019 09:30                2125
ber01-VHDL13_DWPH_171030-1908171030-dsw--0-ia5     17-Aug-2019 10:30                2125
ber01-VHDL13_DWPH_171130-1908171130-dsw--0-ia5     17-Aug-2019 11:30                2132
ber01-VHDL13_DWPH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                2247
ber01-VHDL13_DWPH_171330-1908171330-dsw--0-ia5     17-Aug-2019 13:30                2247
ber01-VHDL13_DWPH_171450-1908171450-dsw--0-ia5     17-Aug-2019 14:30                2247
ber01-VHDL13_DWPH_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:30                2235
ber01-VHDL13_DWPH_171630-1908171630-dsw--0-ia5     17-Aug-2019 16:30                2235
ber01-VHDL13_DWPH_171750-1908171750-dsw--0-ia5     17-Aug-2019 17:30                2231
ber01-VHDL13_DWPH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2004
ber01-VHDL13_DWPH_171930-1908171930-dsw--0-ia5     17-Aug-2019 19:30                2004
ber01-VHDL13_DWPH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2379
ber01-VHDL13_DWPH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2306
ber01-VHDL13_DWPH_180530-1908180530-dsw--0-ia5     18-Aug-2019 05:30                2306
ber01-VHDL13_DWPH_180630-1908180630-dsw--0-ia5     18-Aug-2019 06:30                2306
ber01-VHDL13_DWPH_180750-1908180750-dsw--0-ia5     18-Aug-2019 07:30                2306
ber01-VHDL13_DWPH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                2404
ber01-VHDL13_DWPH_180930-1908180930-dsw--0-ia5     18-Aug-2019 09:30                2404
ber01-VHDL13_DWPH_181030-1908181030-dsw--0-ia5     18-Aug-2019 10:30                2290
ber01-VHDL13_DWPH_181130-1908181130-dsw--0-ia5     18-Aug-2019 11:30                2290
ber01-VHDL13_DWSG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                2801
ber01-VHDL13_DWSG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2534
ber01-VHDL13_DWSG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2873
ber01-VHDL13_DWSG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                3438
ber01-VHDL13_DWSG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                3431
ber01-VHDL13_DWSG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                3476
ber01-VHDL13_DWSG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                3299
ber01-VHDL13_DWSG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                3096
ber01-VHDL13_DWSG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                3218
ber01-VHDL13_DWSG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3195
ber01-VHDL13_DWSN_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:30                2171
ber01-VHDL13_DWSN_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                1991
ber01-VHDL13_DWSN_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2174
ber01-VHDL13_DWSN_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2664
ber01-VHDL13_DWSN_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2660
ber01-VHDL13_DWSN_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2586
ber01-VHDL13_DWSN_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2582
ber01-VHDL13_DWSN_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2517
ber01-VHDL13_DWSN_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                2526
ber01-VHDL13_DWSO_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:30                2687
ber01-VHDL13_DWSO_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2479
ber01-VHDL13_DWSO_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2705
ber01-VHDL13_DWSO_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                3403
ber01-VHDL13_DWSO_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                3370
ber01-VHDL13_DWSO_171300-1908171300-dsw--0-ia5     17-Aug-2019 13:30                3347
ber01-VHDL13_DWSO_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                3189
ber01-VHDL13_DWSO_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                3072
ber01-VHDL13_DWSO_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                3060
ber01-VHDL13_DWSO_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3023
ber01-VHDL13_DWSP_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:30                2152
ber01-VHDL13_DWSP_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2017
ber01-VHDL13_DWSP_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2240
ber01-VHDL13_DWSP_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2550
ber01-VHDL13_DWSP_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2552
ber01-VHDL13_DWSP_171300-1908171300-dsw--0-ia5     17-Aug-2019 13:30                2524
ber01-VHDL13_DWSP_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2444
ber01-VHDL13_DWSP_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                2502
ber01-VHDL13_DWSP_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                2449
ber01-VHDL13_DWSP_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                2496
ber01-VHDL17_DWOG_171200-1908171200-dsw--0-ia5     17-Aug-2019 11:59                3553
ber01-VHDL17_DWOG_181200-1908181200-dsw--0-ia5     18-Aug-2019 10:58                2920
ber01-VHDL20_DWHG_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:45                4816
ber01-VHDL20_DWHG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4902
ber01-VHDL20_DWHG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                4183
ber01-VHDL20_DWHG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                4121
ber01-VHDL20_DWHG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4226
ber01-VHDL20_DWHG_171300-1908171300-dsw--0-ia5     17-Aug-2019 13:45                4101
ber01-VHDL20_DWHG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                3980
ber01-VHDL20_DWHG_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 19:07                3988
ber01-VHDL20_DWHG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4490
ber01-VHDL20_DWHG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4467
ber01-VHDL20_DWHG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4773
ber01-VHDL20_DWHH_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:45                4345
ber01-VHDL20_DWHH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4379
ber01-VHDL20_DWHH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                3611
ber01-VHDL20_DWHH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                3565
ber01-VHDL20_DWHH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                3405
ber01-VHDL20_DWHH_171300-1908171300-dsw--0-ia5     17-Aug-2019 13:45                3291
ber01-VHDL20_DWHH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                3020
ber01-VHDL20_DWHH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                3395
ber01-VHDL20_DWHH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                3318
ber01-VHDL20_DWHH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                3808
gts01-VHDL12_DWON_161330-1908161230-afsv--69-ia5   16-Aug-2019 12:30                3851
gts01-VHDL12_DWON_161815-1908161745-afsv--04-ia5   16-Aug-2019 17:45                3692
gts01-VHDL12_DWON_170115-1908170145-afsv--40-ia5   17-Aug-2019 01:45                4342
gts01-VHDL12_DWON_170530-1908170530-afsv--57-ia5   17-Aug-2019 05:30                3447
gts01-VHDL12_DWON_170815-1908170815-afsv--32-ia5   17-Aug-2019 08:15                3482
gts01-VHDL12_DWON_171330-1908171230-afsv--87-ia5   17-Aug-2019 12:30                3365
gts01-VHDL12_DWON_171815-1908171745-afsv--25-ia5   17-Aug-2019 17:45                3578
gts01-VHDL12_DWON_180115-1908180145-afsv--59-ia5   18-Aug-2019 01:45                4055
gts01-VHDL12_DWON_180530-1908180530-afsv--92-ia5   18-Aug-2019 05:30                3579
gts01-VHDL12_DWON_180815-1908180815-afsv--74-ia5   18-Aug-2019 08:15                4352
pid-VHDL12_DWEH_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:28                2186
pid-VHDL12_DWEH_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:28                2412
pid-VHDL12_DWHG_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:30                2085
pid-VHDL12_DWHG_170400-1908170400-dsw--0-ia5       17-Aug-2019 04:30                2012
pid-VHDL12_DWHG_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:30                2393
pid-VHDL12_DWHG_180400-1908180400-dsw--0-ia5       18-Aug-2019 04:30                2359
pid-VHDL12_DWHH_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:30                2273
pid-VHDL12_DWHH_170400-1908170400-dsw--0-ia5       17-Aug-2019 04:30                2218
pid-VHDL12_DWHH_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:30                2037
pid-VHDL12_DWHH_180400-1908180400-dsw--0-ia5       18-Aug-2019 04:30                1951
pid-VHDL12_DWLG_161300-1908161300-dsw--0-ia5       16-Aug-2019 12:30                1738
pid-VHDL12_DWLG_161800-1908161800-dsw--0-ia5       16-Aug-2019 18:30                1569
pid-VHDL12_DWLG_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:30                1953
pid-VHDL12_DWLG_170400-1908170400-dsw--0-ia5       17-Aug-2019 04:30                1969
pid-VHDL12_DWLG_170400_COR-1908170400-dsw--0-ia5   17-Aug-2019 04:33                2010
pid-VHDL12_DWLG_170800-1908170800-dsw--0-ia5       17-Aug-2019 08:30                2480
pid-VHDL12_DWLG_171300-1908171300-dsw--0-ia5       17-Aug-2019 12:30                2497
pid-VHDL12_DWLG_171800-1908171800-dsw--0-ia5       17-Aug-2019 18:30                2110
pid-VHDL12_DWLG_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:30                2691
pid-VHDL12_DWLG_180400-1908180400-dsw--0-ia5       18-Aug-2019 04:30                2713
pid-VHDL12_DWLG_180800-1908180800-dsw--0-ia5       18-Aug-2019 08:30                2821
pid-VHDL12_DWLH_161300-1908161300-dsw--0-ia5       16-Aug-2019 12:30                2113
pid-VHDL12_DWLH_161800-1908161800-dsw--0-ia5       16-Aug-2019 18:30                1944
pid-VHDL12_DWLH_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:30                2238
pid-VHDL12_DWLH_170400-1908170400-dsw--0-ia5       17-Aug-2019 04:30                2165
pid-VHDL12_DWLH_170800-1908170800-dsw--0-ia5       17-Aug-2019 08:30                3198
pid-VHDL12_DWLH_171300-1908171300-dsw--0-ia5       17-Aug-2019 12:30                3151
pid-VHDL12_DWLH_171800-1908171800-dsw--0-ia5       17-Aug-2019 18:30                2449
pid-VHDL12_DWLH_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:30                3324
pid-VHDL12_DWLH_180400-1908180400-dsw--0-ia5       18-Aug-2019 04:30                2925
pid-VHDL12_DWLH_180800-1908180800-dsw--0-ia5       18-Aug-2019 08:30                2831
pid-VHDL12_DWLI_161300-1908161300-dsw--0-ia5       16-Aug-2019 12:30                2051
pid-VHDL12_DWLI_161800-1908161800-dsw--0-ia5       16-Aug-2019 18:30                1845
pid-VHDL12_DWLI_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:30                2395
pid-VHDL12_DWLI_170400-1908170400-dsw--0-ia5       17-Aug-2019 04:30                2384
pid-VHDL12_DWLI_170800-1908170800-dsw--0-ia5       17-Aug-2019 08:30                2913
pid-VHDL12_DWLI_171300-1908171300-dsw--0-ia5       17-Aug-2019 12:30                2928
pid-VHDL12_DWLI_171800-1908171800-dsw--0-ia5       17-Aug-2019 18:30                2104
pid-VHDL12_DWLI_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:30                2816
pid-VHDL12_DWLI_180400-1908180400-dsw--0-ia5       18-Aug-2019 04:30                2667
pid-VHDL12_DWLI_180800-1908180800-dsw--0-ia5       18-Aug-2019 08:30                2664
pid-VHDL12_DWMG_161300-1908161300-dsw--0-ia5       16-Aug-2019 12:30                1947
pid-VHDL12_DWMG_161800-1908161800-dsw--0-ia5       16-Aug-2019 18:30                2117
pid-VHDL12_DWMG_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:30                2482
pid-VHDL12_DWMG_170400-1908170400-dsw--0-ia5       17-Aug-2019 04:30                2487
pid-VHDL12_DWMG_170800-1908170800-dsw--0-ia5       17-Aug-2019 08:30                3094
pid-VHDL12_DWMG_171300-1908171300-dsw--0-ia5       17-Aug-2019 12:30                3013
pid-VHDL12_DWMG_171800-1908171800-dsw--0-ia5       17-Aug-2019 18:30                2659
pid-VHDL12_DWMG_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:30                2545
pid-VHDL12_DWMG_180400-1908180400-dsw--0-ia5       18-Aug-2019 04:30                2525
pid-VHDL12_DWMG_180800-1908180800-dsw--0-ia5       18-Aug-2019 08:30                3125
pid-VHDL12_DWOG_170100-1908170100-dsw--0-ia5       17-Aug-2019 01:45                4461
pid-VHDL12_DWOG_170300-1908170300-dsw--0-ia5       17-Aug-2019 03:00                4281
pid-VHDL12_DWOG_180100-1908180100-dsw--0-ia5       18-Aug-2019 01:45                5318
pid-VHDL12_DWOG_180300-1908180300-dsw--0-ia5       18-Aug-2019 03:00                4916
pid-VHDL12_DWOH_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:28                2338
pid-VHDL12_DWOH_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:28                2472
pid-VHDL12_DWOI_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:28                2494
pid-VHDL12_DWOI_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:28                2561
pid-VHDL12_DWSG_170200-1908170200-dsw--0-ia5       17-Aug-2019 02:30                2543
pid-VHDL12_DWSG_180200-1908180200-dsw--0-ia5       18-Aug-2019 02:30                2836
swis2-VHDL20_DWEG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                4198
swis2-VHDL20_DWEG_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:45                4227
swis2-VHDL20_DWEG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4036
swis2-VHDL20_DWEG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                4158
swis2-VHDL20_DWEG_170400-1908170400-dsw--0-ia5     17-Aug-2019 05:15                4140
swis2-VHDL20_DWEG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4586
swis2-VHDL20_DWEG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                4544
swis2-VHDL20_DWEG_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:45                4435
swis2-VHDL20_DWEG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                4237
swis2-VHDL20_DWEG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4347
swis2-VHDL20_DWEG_180400-1908180400-dsw--0-ia5     18-Aug-2019 05:15                4364
swis2-VHDL20_DWEG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4317
swis2-VHDL20_DWEH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                4144
swis2-VHDL20_DWEH_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:45                4074
swis2-VHDL20_DWEH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                3878
swis2-VHDL20_DWEH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                3999
swis2-VHDL20_DWEH_170400-1908170400-dsw--0-ia5     17-Aug-2019 05:15                3979
swis2-VHDL20_DWEH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4185
swis2-VHDL20_DWEH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                4233
swis2-VHDL20_DWEH_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:45                4043
swis2-VHDL20_DWEH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                3925
swis2-VHDL20_DWEH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4315
swis2-VHDL20_DWEH_180400-1908180400-dsw--0-ia5     18-Aug-2019 05:15                4304
swis2-VHDL20_DWEH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4330
swis2-VHDL20_DWEI_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                4296
swis2-VHDL20_DWEI_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:45                4391
swis2-VHDL20_DWEI_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4223
swis2-VHDL20_DWEI_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                4335
swis2-VHDL20_DWEI_170400-1908170400-dsw--0-ia5     17-Aug-2019 05:15                4343
swis2-VHDL20_DWEI_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4790
swis2-VHDL20_DWEI_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                4828
swis2-VHDL20_DWEI_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:45                4616
swis2-VHDL20_DWEI_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                4406
swis2-VHDL20_DWEI_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4443
swis2-VHDL20_DWEI_180400-1908180400-dsw--0-ia5     18-Aug-2019 05:15                4426
swis2-VHDL20_DWEI_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4431
swis2-VHDL20_DWHG_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:45                4816
swis2-VHDL20_DWHG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4902
swis2-VHDL20_DWHG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                4183
swis2-VHDL20_DWHG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                4121
swis2-VHDL20_DWHG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4226
swis2-VHDL20_DWHG_171300-1908171300-dsw--0-ia5     17-Aug-2019 13:45                4101
swis2-VHDL20_DWHG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                3980
swis2-VHDL20_DWHG_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 19:07                3988
swis2-VHDL20_DWHG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4490
swis2-VHDL20_DWHG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4467
swis2-VHDL20_DWHG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4773
swis2-VHDL20_DWHH_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:45                4345
swis2-VHDL20_DWHH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4379
swis2-VHDL20_DWHH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                3611
swis2-VHDL20_DWHH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                3565
swis2-VHDL20_DWHH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                3405
swis2-VHDL20_DWHH_171300-1908171300-dsw--0-ia5     17-Aug-2019 13:45                3291
swis2-VHDL20_DWHH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                3020
swis2-VHDL20_DWHH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                3395
swis2-VHDL20_DWHH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                3318
swis2-VHDL20_DWHH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                3808
swis2-VHDL20_DWLG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                3646
swis2-VHDL20_DWLG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                3499
swis2-VHDL20_DWLG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                3902
swis2-VHDL20_DWLG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                3957
swis2-VHDL20_DWLG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4391
swis2-VHDL20_DWLG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                4408
swis2-VHDL20_DWLG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                3993
swis2-VHDL20_DWLG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4554
swis2-VHDL20_DWLG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4576
swis2-VHDL20_DWLG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4672
swis2-VHDL20_DWLH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                3958
swis2-VHDL20_DWLH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                3838
swis2-VHDL20_DWLH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                4125
swis2-VHDL20_DWLH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                4054
swis2-VHDL20_DWLH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                5085
swis2-VHDL20_DWLH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                5038
swis2-VHDL20_DWLH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                4309
swis2-VHDL20_DWLH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                5129
swis2-VHDL20_DWLH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4730
swis2-VHDL20_DWLH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4636
swis2-VHDL20_DWLI_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                3901
swis2-VHDL20_DWLI_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                3785
swis2-VHDL20_DWLI_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                4315
swis2-VHDL20_DWLI_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                4296
swis2-VHDL20_DWLI_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4806
swis2-VHDL20_DWLI_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                4821
swis2-VHDL20_DWLI_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                3974
swis2-VHDL20_DWLI_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4624
swis2-VHDL20_DWLI_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4475
swis2-VHDL20_DWLI_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4472
swis2-VHDL20_DWMG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                4689
swis2-VHDL20_DWMG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4979
swis2-VHDL20_DWMG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                5260
swis2-VHDL20_DWMG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                5250
swis2-VHDL20_DWMG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                5857
swis2-VHDL20_DWMG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                5776
swis2-VHDL20_DWMG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                5473
swis2-VHDL20_DWMG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                5187
swis2-VHDL20_DWMG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                5175
swis2-VHDL20_DWMG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                5892
swis2-VHDL20_DWMO_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                4441
swis2-VHDL20_DWMO_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4747
swis2-VHDL20_DWMO_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                5014
swis2-VHDL20_DWMO_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                5011
swis2-VHDL20_DWMO_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                5384
swis2-VHDL20_DWMO_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                5372
swis2-VHDL20_DWMO_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                4890
swis2-VHDL20_DWMO_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4860
swis2-VHDL20_DWMO_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4845
swis2-VHDL20_DWMO_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                5466
swis2-VHDL20_DWMP_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:45                4802
swis2-VHDL20_DWMP_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4931
swis2-VHDL20_DWMP_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                5306
swis2-VHDL20_DWMP_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                5346
swis2-VHDL20_DWMP_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                5550
swis2-VHDL20_DWMP_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:45                5472
swis2-VHDL20_DWMP_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                5316
swis2-VHDL20_DWMP_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4935
swis2-VHDL20_DWMP_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4915
swis2-VHDL20_DWMP_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                5437
swis2-VHDL20_DWPG_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                3371
swis2-VHDL20_DWPG_161330-1908161330-dsw--0-ia5     16-Aug-2019 13:30                3374
swis2-VHDL20_DWPG_161450-1908161450-dsw--0-ia5     16-Aug-2019 14:30                3371
swis2-VHDL20_DWPG_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:30                3283
swis2-VHDL20_DWPG_161630-1908161630-dsw--0-ia5     16-Aug-2019 16:30                3283
swis2-VHDL20_DWPG_161750-1908161750-dsw--0-ia5     16-Aug-2019 17:31                3283
swis2-VHDL20_DWPG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:31                3109
swis2-VHDL20_DWPG_161930-1908161930-dsw--0-ia5     16-Aug-2019 19:30                3109
swis2-VHDL20_DWPG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                3306
swis2-VHDL20_DWPG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                3730
swis2-VHDL20_DWPG_170530-1908170530-dsw--0-ia5     17-Aug-2019 05:30                3777
swis2-VHDL20_DWPG_170630-1908170630-dsw--0-ia5     17-Aug-2019 06:30                3777
swis2-VHDL20_DWPG_170750-1908170750-dsw--0-ia5     17-Aug-2019 07:31                3777
swis2-VHDL20_DWPG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                3674
swis2-VHDL20_DWPG_170930-1908170930-dsw--0-ia5     17-Aug-2019 09:30                3674
swis2-VHDL20_DWPG_171030-1908171030-dsw--0-ia5     17-Aug-2019 10:30                3674
swis2-VHDL20_DWPG_171130-1908171130-dsw--0-ia5     17-Aug-2019 11:30                4051
swis2-VHDL20_DWPG_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                4045
swis2-VHDL20_DWPG_171330-1908171330-dsw--0-ia5     17-Aug-2019 13:30                4048
swis2-VHDL20_DWPG_171450-1908171450-dsw--0-ia5     17-Aug-2019 14:30                4045
swis2-VHDL20_DWPG_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:31                3933
swis2-VHDL20_DWPG_171630-1908171630-dsw--0-ia5     17-Aug-2019 16:30                3933
swis2-VHDL20_DWPG_171750-1908171750-dsw--0-ia5     17-Aug-2019 17:30                3930
swis2-VHDL20_DWPG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:31                3955
swis2-VHDL20_DWPG_171930-1908171930-dsw--0-ia5     17-Aug-2019 19:30                3975
swis2-VHDL20_DWPG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                4799
swis2-VHDL20_DWPG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                4622
swis2-VHDL20_DWPG_180530-1908180530-dsw--0-ia5     18-Aug-2019 05:30                4622
swis2-VHDL20_DWPG_180630-1908180630-dsw--0-ia5     18-Aug-2019 06:30                4622
swis2-VHDL20_DWPG_180750-1908180750-dsw--0-ia5     18-Aug-2019 07:30                4622
swis2-VHDL20_DWPG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                4675
swis2-VHDL20_DWPG_180930-1908180930-dsw--0-ia5     18-Aug-2019 09:30                4742
swis2-VHDL20_DWPG_181030-1908181030-dsw--0-ia5     18-Aug-2019 10:30                4747
swis2-VHDL20_DWPG_181130-1908181130-dsw--0-ia5     18-Aug-2019 11:30                4747
swis2-VHDL20_DWPH_161300-1908161300-dsw--0-ia5     16-Aug-2019 12:30                3078
swis2-VHDL20_DWPH_161330-1908161330-dsw--0-ia5     16-Aug-2019 13:31                3078
swis2-VHDL20_DWPH_161450-1908161450-dsw--0-ia5     16-Aug-2019 14:30                3078
swis2-VHDL20_DWPH_161500-1908161500-dsw--0-ia5     16-Aug-2019 15:30                3031
swis2-VHDL20_DWPH_161630-1908161630-dsw--0-ia5     16-Aug-2019 16:30                3031
swis2-VHDL20_DWPH_161750-1908161750-dsw--0-ia5     16-Aug-2019 17:30                3031
swis2-VHDL20_DWPH_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:30                2744
swis2-VHDL20_DWPH_161930-1908161930-dsw--0-ia5     16-Aug-2019 19:30                2744
swis2-VHDL20_DWPH_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:30                2672
swis2-VHDL20_DWPH_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:30                2752
swis2-VHDL20_DWPH_170530-1908170530-dsw--0-ia5     17-Aug-2019 05:31                2752
swis2-VHDL20_DWPH_170630-1908170630-dsw--0-ia5     17-Aug-2019 06:30                2972
swis2-VHDL20_DWPH_170750-1908170750-dsw--0-ia5     17-Aug-2019 07:30                2972
swis2-VHDL20_DWPH_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:30                2958
swis2-VHDL20_DWPH_170930-1908170930-dsw--0-ia5     17-Aug-2019 09:30                2958
swis2-VHDL20_DWPH_171030-1908171030-dsw--0-ia5     17-Aug-2019 10:30                2958
swis2-VHDL20_DWPH_171130-1908171130-dsw--0-ia5     17-Aug-2019 11:30                2965
swis2-VHDL20_DWPH_171300-1908171300-dsw--0-ia5     17-Aug-2019 12:30                3080
swis2-VHDL20_DWPH_171330-1908171330-dsw--0-ia5     17-Aug-2019 13:30                3080
swis2-VHDL20_DWPH_171450-1908171450-dsw--0-ia5     17-Aug-2019 14:30                3080
swis2-VHDL20_DWPH_171500-1908171500-dsw--0-ia5     17-Aug-2019 15:30                3068
swis2-VHDL20_DWPH_171630-1908171630-dsw--0-ia5     17-Aug-2019 16:30                3068
swis2-VHDL20_DWPH_171750-1908171750-dsw--0-ia5     17-Aug-2019 17:30                3064
swis2-VHDL20_DWPH_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:30                2837
swis2-VHDL20_DWPH_171930-1908171930-dsw--0-ia5     17-Aug-2019 19:30                2837
swis2-VHDL20_DWPH_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:30                3146
swis2-VHDL20_DWPH_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:30                3072
swis2-VHDL20_DWPH_180530-1908180530-dsw--0-ia5     18-Aug-2019 05:31                3072
swis2-VHDL20_DWPH_180630-1908180630-dsw--0-ia5     18-Aug-2019 06:30                3072
swis2-VHDL20_DWPH_180750-1908180750-dsw--0-ia5     18-Aug-2019 07:30                3072
swis2-VHDL20_DWPH_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:30                3170
swis2-VHDL20_DWPH_180930-1908180930-dsw--0-ia5     18-Aug-2019 09:31                3237
swis2-VHDL20_DWPH_181030-1908181030-dsw--0-ia5     18-Aug-2019 10:30                3123
swis2-VHDL20_DWPH_181130-1908181130-dsw--0-ia5     18-Aug-2019 11:30                3123
swis2-VHDL20_DWSG_161300-1908161300-dsw--0-ia5     16-Aug-2019 13:45                4363
swis2-VHDL20_DWSG_161800-1908161800-dsw--0-ia5     16-Aug-2019 18:45                4096
swis2-VHDL20_DWSG_170200-1908170200-dsw--0-ia5     17-Aug-2019 02:45                4434
swis2-VHDL20_DWSG_170400-1908170400-dsw--0-ia5     17-Aug-2019 04:45                4999
swis2-VHDL20_DWSG_170800-1908170800-dsw--0-ia5     17-Aug-2019 08:45                4991
swis2-VHDL20_DWSG_171300-1908171300-dsw--0-ia5     17-Aug-2019 13:45                5021
swis2-VHDL20_DWSG_171800-1908171800-dsw--0-ia5     17-Aug-2019 18:45                4861
swis2-VHDL20_DWSG_180200-1908180200-dsw--0-ia5     18-Aug-2019 02:45                4657
swis2-VHDL20_DWSG_180400-1908180400-dsw--0-ia5     18-Aug-2019 04:45                4779
swis2-VHDL20_DWSG_180800-1908180800-dsw--0-ia5     18-Aug-2019 08:45                4755