Index of /weather/text_forecasts/txt/


../
FPDL13_DWMZ_190600                                 19-Jan-2020 08:36                5411
FPDL13_DWMZ_200600                                 20-Jan-2020 10:15                3840
SXDL31_DWAV_190800                                 19-Jan-2020 08:00                8807
SXDL31_DWAV_191800                                 19-Jan-2020 16:55                6939
SXDL31_DWAV_200800                                 20-Jan-2020 08:17               10309
SXDL31_DWAV_201800                                 20-Jan-2020 17:59                8828
SXDL33_DWAV_190000                                 19-Jan-2020 10:40               10512
SXDL33_DWAV_200000                                 20-Jan-2020 11:24               17616
ber01-FWDL39_DWMS_191230-2001191230-dsw--0-ia5     19-Jan-2020 13:28                1049
ber01-FWDL39_DWMS_201230-2001201230-dsw--0-ia5     20-Jan-2020 13:29                1206
ber01-VHDL13_DWEH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:28                3427
ber01-VHDL13_DWEH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:28                3421
ber01-VHDL13_DWEH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:58                3400
ber01-VHDL13_DWEH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:28                3020
ber01-VHDL13_DWEH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:28                3123
ber01-VHDL13_DWEH_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:28                3119
ber01-VHDL13_DWEH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:28                2906
ber01-VHDL13_DWEH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:28                2889
ber01-VHDL13_DWEH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:58                2932
ber01-VHDL13_DWEH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:28                2927
ber01-VHDL13_DWEH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:28                2927
ber01-VHDL13_DWEH_201300_COR-2001201300-dsw--0-ia5 20-Jan-2020 13:29                2816
ber01-VHDL13_DWEH_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:28                2622
ber01-VHDL13_DWHG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2435
ber01-VHDL13_DWHG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2591
ber01-VHDL13_DWHG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2581
ber01-VHDL13_DWHG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2467
ber01-VHDL13_DWHG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2419
ber01-VHDL13_DWHG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                1978
ber01-VHDL13_DWHG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2377
ber01-VHDL13_DWHG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2358
ber01-VHDL13_DWHG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2490
ber01-VHDL13_DWHG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2850
ber01-VHDL13_DWHH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2090
ber01-VHDL13_DWHH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2417
ber01-VHDL13_DWHH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2206
ber01-VHDL13_DWHH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2143
ber01-VHDL13_DWHH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2167
ber01-VHDL13_DWHH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                1887
ber01-VHDL13_DWHH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2087
ber01-VHDL13_DWHH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2225
ber01-VHDL13_DWHH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2157
ber01-VHDL13_DWHH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2274
ber01-VHDL13_DWLG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2166
ber01-VHDL13_DWLG_181833-2001181833-dsw--0-ia5     18-Jan-2020 18:33                2225
ber01-VHDL13_DWLG_182033-2001182033-dsw--0-ia5     18-Jan-2020 20:33                2194
ber01-VHDL13_DWLG_182133-2001182133-dsw--0-ia5     18-Jan-2020 21:33                2194
ber01-VHDL13_DWLG_190133-2001190133-dsw--0-ia5     19-Jan-2020 01:33                2270
ber01-VHDL13_DWLG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2564
ber01-VHDL13_DWLG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2570
ber01-VHDL13_DWLG_190633-2001190633-dsw--0-ia5     19-Jan-2020 06:33                2598
ber01-VHDL13_DWLG_190733-2001190733-dsw--0-ia5     19-Jan-2020 07:33                2597
ber01-VHDL13_DWLG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2494
ber01-VHDL13_DWLG_190833-2001190833-dsw--0-ia5     19-Jan-2020 08:33                2525
ber01-VHDL13_DWLG_191033-2001191033-dsw--0-ia5     19-Jan-2020 10:33                2525
ber01-VHDL13_DWLG_191133-2001191133-dsw--0-ia5     19-Jan-2020 11:33                2525
ber01-VHDL13_DWLG_191233-2001191233-dsw--0-ia5     19-Jan-2020 12:33                2518
ber01-VHDL13_DWLG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2430
ber01-VHDL13_DWLG_191433-2001191433-dsw--0-ia5     19-Jan-2020 14:33                2458
ber01-VHDL13_DWLG_191533-2001191533-dsw--0-ia5     19-Jan-2020 15:33                2458
ber01-VHDL13_DWLG_191633-2001191633-dsw--0-ia5     19-Jan-2020 16:33                2174
ber01-VHDL13_DWLG_191733-2001191733-dsw--0-ia5     19-Jan-2020 17:33                2174
ber01-VHDL13_DWLG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                1967
ber01-VHDL13_DWLG_191833-2001191833-dsw--0-ia5     19-Jan-2020 18:33                1992
ber01-VHDL13_DWLG_192033-2001192033-dsw--0-ia5     19-Jan-2020 20:33                1995
ber01-VHDL13_DWLG_192133-2001192133-dsw--0-ia5     19-Jan-2020 21:33                1995
ber01-VHDL13_DWLG_200133-2001200133-dsw--0-ia5     20-Jan-2020 01:33                2072
ber01-VHDL13_DWLG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2574
ber01-VHDL13_DWLG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                1797
ber01-VHDL13_DWLG_200633-2001200633-dsw--0-ia5     20-Jan-2020 06:33                1825
ber01-VHDL13_DWLG_200733-2001200733-dsw--0-ia5     20-Jan-2020 07:33                1882
ber01-VHDL13_DWLG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                1846
ber01-VHDL13_DWLG_200833-2001200833-dsw--0-ia5     20-Jan-2020 08:33                1877
ber01-VHDL13_DWLG_201033-2001201033-dsw--0-ia5     20-Jan-2020 10:33                1877
ber01-VHDL13_DWLG_201133-2001201133-dsw--0-ia5     20-Jan-2020 11:33                1860
ber01-VHDL13_DWLG_201233-2001201233-dsw--0-ia5     20-Jan-2020 12:33                1860
ber01-VHDL13_DWLG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                1898
ber01-VHDL13_DWLG_201433-2001201433-dsw--0-ia5     20-Jan-2020 14:33                1916
ber01-VHDL13_DWLG_201533-2001201533-dsw--0-ia5     20-Jan-2020 15:33                1916
ber01-VHDL13_DWLG_201633-2001201633-dsw--0-ia5     20-Jan-2020 16:33                1916
ber01-VHDL13_DWLG_201733-2001201733-dsw--0-ia5     20-Jan-2020 17:33                1898
ber01-VHDL13_DWLH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2194
ber01-VHDL13_DWLH_181833-2001181833-dsw--0-ia5     18-Jan-2020 18:33                2392
ber01-VHDL13_DWLH_182033-2001182033-dsw--0-ia5     18-Jan-2020 20:33                2222
ber01-VHDL13_DWLH_182133-2001182133-dsw--0-ia5     18-Jan-2020 21:33                2222
ber01-VHDL13_DWLH_190133-2001190133-dsw--0-ia5     19-Jan-2020 01:33                2362
ber01-VHDL13_DWLH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2673
ber01-VHDL13_DWLH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2728
ber01-VHDL13_DWLH_190633-2001190633-dsw--0-ia5     19-Jan-2020 06:33                2756
ber01-VHDL13_DWLH_190733-2001190733-dsw--0-ia5     19-Jan-2020 07:33                2755
ber01-VHDL13_DWLH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2675
ber01-VHDL13_DWLH_190833-2001190833-dsw--0-ia5     19-Jan-2020 08:33                2703
ber01-VHDL13_DWLH_191033-2001191033-dsw--0-ia5     19-Jan-2020 10:33                2703
ber01-VHDL13_DWLH_191133-2001191133-dsw--0-ia5     19-Jan-2020 11:33                2703
ber01-VHDL13_DWLH_191233-2001191233-dsw--0-ia5     19-Jan-2020 12:33                2683
ber01-VHDL13_DWLH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2569
ber01-VHDL13_DWLH_191433-2001191433-dsw--0-ia5     19-Jan-2020 14:33                2597
ber01-VHDL13_DWLH_191533-2001191533-dsw--0-ia5     19-Jan-2020 15:33                2597
ber01-VHDL13_DWLH_191633-2001191633-dsw--0-ia5     19-Jan-2020 16:33                2355
ber01-VHDL13_DWLH_191733-2001191733-dsw--0-ia5     19-Jan-2020 17:33                2355
ber01-VHDL13_DWLH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2206
ber01-VHDL13_DWLH_191833-2001191833-dsw--0-ia5     19-Jan-2020 18:33                2234
ber01-VHDL13_DWLH_192033-2001192033-dsw--0-ia5     19-Jan-2020 20:33                2234
ber01-VHDL13_DWLH_192133-2001192133-dsw--0-ia5     19-Jan-2020 21:33                2234
ber01-VHDL13_DWLH_200133-2001200133-dsw--0-ia5     20-Jan-2020 01:33                2294
ber01-VHDL13_DWLH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2639
ber01-VHDL13_DWLH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                1793
ber01-VHDL13_DWLH_200633-2001200633-dsw--0-ia5     20-Jan-2020 06:33                1821
ber01-VHDL13_DWLH_200733-2001200733-dsw--0-ia5     20-Jan-2020 07:33                1914
ber01-VHDL13_DWLH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                1880
ber01-VHDL13_DWLH_200833-2001200833-dsw--0-ia5     20-Jan-2020 08:33                1908
ber01-VHDL13_DWLH_201033-2001201033-dsw--0-ia5     20-Jan-2020 10:33                1908
ber01-VHDL13_DWLH_201133-2001201133-dsw--0-ia5     20-Jan-2020 11:33                1971
ber01-VHDL13_DWLH_201233-2001201233-dsw--0-ia5     20-Jan-2020 12:33                1971
ber01-VHDL13_DWLH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2002
ber01-VHDL13_DWLH_201433-2001201433-dsw--0-ia5     20-Jan-2020 14:33                2020
ber01-VHDL13_DWLH_201533-2001201533-dsw--0-ia5     20-Jan-2020 15:33                2020
ber01-VHDL13_DWLH_201633-2001201633-dsw--0-ia5     20-Jan-2020 16:33                2020
ber01-VHDL13_DWLH_201733-2001201733-dsw--0-ia5     20-Jan-2020 17:33                1979
ber01-VHDL13_DWLI_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2189
ber01-VHDL13_DWLI_181833-2001181833-dsw--0-ia5     18-Jan-2020 18:33                2248
ber01-VHDL13_DWLI_182033-2001182033-dsw--0-ia5     18-Jan-2020 20:33                2217
ber01-VHDL13_DWLI_182133-2001182133-dsw--0-ia5     18-Jan-2020 21:33                2217
ber01-VHDL13_DWLI_190133-2001190133-dsw--0-ia5     19-Jan-2020 01:33                2289
ber01-VHDL13_DWLI_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2494
ber01-VHDL13_DWLI_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2458
ber01-VHDL13_DWLI_190633-2001190633-dsw--0-ia5     19-Jan-2020 06:33                2486
ber01-VHDL13_DWLI_190733-2001190733-dsw--0-ia5     19-Jan-2020 07:33                2485
ber01-VHDL13_DWLI_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2410
ber01-VHDL13_DWLI_190833-2001190833-dsw--0-ia5     19-Jan-2020 08:33                2438
ber01-VHDL13_DWLI_191033-2001191033-dsw--0-ia5     19-Jan-2020 10:33                2438
ber01-VHDL13_DWLI_191133-2001191133-dsw--0-ia5     19-Jan-2020 11:33                2438
ber01-VHDL13_DWLI_191233-2001191233-dsw--0-ia5     19-Jan-2020 12:33                2452
ber01-VHDL13_DWLI_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2368
ber01-VHDL13_DWLI_191433-2001191433-dsw--0-ia5     19-Jan-2020 14:33                2396
ber01-VHDL13_DWLI_191533-2001191533-dsw--0-ia5     19-Jan-2020 15:33                2396
ber01-VHDL13_DWLI_191633-2001191633-dsw--0-ia5     19-Jan-2020 16:33                2242
ber01-VHDL13_DWLI_191733-2001191733-dsw--0-ia5     19-Jan-2020 17:33                2242
ber01-VHDL13_DWLI_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2052
ber01-VHDL13_DWLI_191833-2001191833-dsw--0-ia5     19-Jan-2020 18:33                2080
ber01-VHDL13_DWLI_192033-2001192033-dsw--0-ia5     19-Jan-2020 20:33                2080
ber01-VHDL13_DWLI_192133-2001192133-dsw--0-ia5     19-Jan-2020 21:33                2080
ber01-VHDL13_DWLI_200133-2001200133-dsw--0-ia5     20-Jan-2020 01:33                2181
ber01-VHDL13_DWLI_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2580
ber01-VHDL13_DWLI_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                1781
ber01-VHDL13_DWLI_200633-2001200633-dsw--0-ia5     20-Jan-2020 06:33                1809
ber01-VHDL13_DWLI_200733-2001200733-dsw--0-ia5     20-Jan-2020 07:33                1865
ber01-VHDL13_DWLI_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                1834
ber01-VHDL13_DWLI_200833-2001200833-dsw--0-ia5     20-Jan-2020 08:33                1862
ber01-VHDL13_DWLI_201033-2001201033-dsw--0-ia5     20-Jan-2020 10:33                1862
ber01-VHDL13_DWLI_201133-2001201133-dsw--0-ia5     20-Jan-2020 11:33                1844
ber01-VHDL13_DWLI_201233-2001201233-dsw--0-ia5     20-Jan-2020 12:33                1844
ber01-VHDL13_DWLI_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                1850
ber01-VHDL13_DWLI_201433-2001201433-dsw--0-ia5     20-Jan-2020 14:33                1868
ber01-VHDL13_DWLI_201533-2001201533-dsw--0-ia5     20-Jan-2020 15:33                1868
ber01-VHDL13_DWLI_201633-2001201633-dsw--0-ia5     20-Jan-2020 16:33                1868
ber01-VHDL13_DWLI_201733-2001201733-dsw--0-ia5     20-Jan-2020 17:33                1844
ber01-VHDL13_DWMG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2941
ber01-VHDL13_DWMG_182000-2001182000-dsw--0-ia5     18-Jan-2020 20:30                2834
ber01-VHDL13_DWMG_182100-2001182100-dsw--0-ia5     18-Jan-2020 21:30                2834
ber01-VHDL13_DWMG_182200-2001182200-dsw--0-ia5     18-Jan-2020 22:30                2663
ber01-VHDL13_DWMG_182300-2001182300-dsw--0-ia5     18-Jan-2020 23:30                2891
ber01-VHDL13_DWMG_190000-2001190000-dsw--0-ia5     19-Jan-2020 00:30                2937
ber01-VHDL13_DWMG_190100-2001190100-dsw--0-ia5     19-Jan-2020 01:30                2937
ber01-VHDL13_DWMG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2937
ber01-VHDL13_DWMG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2943
ber01-VHDL13_DWMG_190600-2001190600-dsw--0-ia5     19-Jan-2020 06:30                2943
ber01-VHDL13_DWMG_190700-2001190700-dsw--0-ia5     19-Jan-2020 07:30                2965
ber01-VHDL13_DWMG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2906
ber01-VHDL13_DWMG_191000-2001191000-dsw--0-ia5     19-Jan-2020 10:30                2906
ber01-VHDL13_DWMG_191100-2001191100-dsw--0-ia5     19-Jan-2020 11:30                2906
ber01-VHDL13_DWMG_191200-2001191200-dsw--0-ia5     19-Jan-2020 12:30                2906
ber01-VHDL13_DWMG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2949
ber01-VHDL13_DWMG_191500-2001191500-dsw--0-ia5     19-Jan-2020 15:30                2856
ber01-VHDL13_DWMG_191600-2001191600-dsw--0-ia5     19-Jan-2020 16:30                2899
ber01-VHDL13_DWMG_191700-2001191700-dsw--0-ia5     19-Jan-2020 17:30                2899
ber01-VHDL13_DWMG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2611
ber01-VHDL13_DWMG_192000-2001192000-dsw--0-ia5     19-Jan-2020 20:30                2611
ber01-VHDL13_DWMG_192100-2001192100-dsw--0-ia5     19-Jan-2020 21:30                2589
ber01-VHDL13_DWMG_192200-2001192200-dsw--0-ia5     19-Jan-2020 22:30                2589
ber01-VHDL13_DWMG_192300-2001192300-dsw--0-ia5     19-Jan-2020 23:30                2834
ber01-VHDL13_DWMG_200000-2001200000-dsw--0-ia5     20-Jan-2020 00:30                2842
ber01-VHDL13_DWMG_200100-2001200100-dsw--0-ia5     20-Jan-2020 01:30                2842
ber01-VHDL13_DWMG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2842
ber01-VHDL13_DWMG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2848
ber01-VHDL13_DWMG_200600-2001200600-dsw--0-ia5     20-Jan-2020 06:30                2848
ber01-VHDL13_DWMG_200700-2001200700-dsw--0-ia5     20-Jan-2020 07:30                3050
ber01-VHDL13_DWMG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                3046
ber01-VHDL13_DWMG_201000-2001201000-dsw--0-ia5     20-Jan-2020 10:30                3046
ber01-VHDL13_DWMG_201100-2001201100-dsw--0-ia5     20-Jan-2020 11:30                3046
ber01-VHDL13_DWMG_201200-2001201200-dsw--0-ia5     20-Jan-2020 12:30                3046
ber01-VHDL13_DWMG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2814
ber01-VHDL13_DWMG_201500-2001201500-dsw--0-ia5     20-Jan-2020 15:30                2841
ber01-VHDL13_DWMG_201600-2001201600-dsw--0-ia5     20-Jan-2020 16:30                2841
ber01-VHDL13_DWMG_201700-2001201700-dsw--0-ia5     20-Jan-2020 17:30                2841
ber01-VHDL13_DWMO_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2265
ber01-VHDL13_DWMO_182000-2001182000-dsw--0-ia5     18-Jan-2020 20:30                2268
ber01-VHDL13_DWMO_182100-2001182100-dsw--0-ia5     18-Jan-2020 21:30                2305
ber01-VHDL13_DWMO_182200-2001182200-dsw--0-ia5     18-Jan-2020 22:30                2160
ber01-VHDL13_DWMO_182300-2001182300-dsw--0-ia5     18-Jan-2020 23:30                2362
ber01-VHDL13_DWMO_190000-2001190000-dsw--0-ia5     19-Jan-2020 00:30                2369
ber01-VHDL13_DWMO_190100-2001190100-dsw--0-ia5     19-Jan-2020 01:30                2369
ber01-VHDL13_DWMO_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2369
ber01-VHDL13_DWMO_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2372
ber01-VHDL13_DWMO_190600-2001190600-dsw--0-ia5     19-Jan-2020 06:30                2372
ber01-VHDL13_DWMO_190700-2001190700-dsw--0-ia5     19-Jan-2020 07:30                2364
ber01-VHDL13_DWMO_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2302
ber01-VHDL13_DWMO_191000-2001191000-dsw--0-ia5     19-Jan-2020 10:30                2274
ber01-VHDL13_DWMO_191100-2001191100-dsw--0-ia5     19-Jan-2020 11:30                2274
ber01-VHDL13_DWMO_191200-2001191200-dsw--0-ia5     19-Jan-2020 12:30                2274
ber01-VHDL13_DWMO_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2314
ber01-VHDL13_DWMO_191500-2001191500-dsw--0-ia5     19-Jan-2020 15:30                2093
ber01-VHDL13_DWMO_191600-2001191600-dsw--0-ia5     19-Jan-2020 16:30                2137
ber01-VHDL13_DWMO_191700-2001191700-dsw--0-ia5     19-Jan-2020 17:30                2137
ber01-VHDL13_DWMO_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                1953
ber01-VHDL13_DWMO_192000-2001192000-dsw--0-ia5     19-Jan-2020 20:30                1953
ber01-VHDL13_DWMO_192100-2001192100-dsw--0-ia5     19-Jan-2020 21:30                1980
ber01-VHDL13_DWMO_192200-2001192200-dsw--0-ia5     19-Jan-2020 22:30                1980
ber01-VHDL13_DWMO_192300-2001192300-dsw--0-ia5     19-Jan-2020 23:30                2079
ber01-VHDL13_DWMO_200000-2001200000-dsw--0-ia5     20-Jan-2020 00:30                2129
ber01-VHDL13_DWMO_200100-2001200100-dsw--0-ia5     20-Jan-2020 01:30                2129
ber01-VHDL13_DWMO_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2129
ber01-VHDL13_DWMO_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2134
ber01-VHDL13_DWMO_200600-2001200600-dsw--0-ia5     20-Jan-2020 06:30                2134
ber01-VHDL13_DWMO_200700-2001200700-dsw--0-ia5     20-Jan-2020 07:30                2134
ber01-VHDL13_DWMO_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2519
ber01-VHDL13_DWMO_201000-2001201000-dsw--0-ia5     20-Jan-2020 10:30                2491
ber01-VHDL13_DWMO_201100-2001201100-dsw--0-ia5     20-Jan-2020 11:30                2491
ber01-VHDL13_DWMO_201200-2001201200-dsw--0-ia5     20-Jan-2020 12:30                2491
ber01-VHDL13_DWMO_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2491
ber01-VHDL13_DWMO_201500-2001201500-dsw--0-ia5     20-Jan-2020 15:30                2433
ber01-VHDL13_DWMO_201600-2001201600-dsw--0-ia5     20-Jan-2020 16:30                2433
ber01-VHDL13_DWMO_201700-2001201700-dsw--0-ia5     20-Jan-2020 17:30                2433
ber01-VHDL13_DWMP_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2884
ber01-VHDL13_DWMP_182000-2001182000-dsw--0-ia5     18-Jan-2020 20:30                2784
ber01-VHDL13_DWMP_182100-2001182100-dsw--0-ia5     18-Jan-2020 21:30                2786
ber01-VHDL13_DWMP_182200-2001182200-dsw--0-ia5     18-Jan-2020 22:30                2841
ber01-VHDL13_DWMP_182300-2001182300-dsw--0-ia5     18-Jan-2020 23:30                3069
ber01-VHDL13_DWMP_190000-2001190000-dsw--0-ia5     19-Jan-2020 00:30                3115
ber01-VHDL13_DWMP_190100-2001190100-dsw--0-ia5     19-Jan-2020 01:30                3115
ber01-VHDL13_DWMP_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                3115
ber01-VHDL13_DWMP_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                3123
ber01-VHDL13_DWMP_190600-2001190600-dsw--0-ia5     19-Jan-2020 06:30                3123
ber01-VHDL13_DWMP_190700-2001190700-dsw--0-ia5     19-Jan-2020 07:30                3016
ber01-VHDL13_DWMP_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2952
ber01-VHDL13_DWMP_191000-2001191000-dsw--0-ia5     19-Jan-2020 10:30                2952
ber01-VHDL13_DWMP_191100-2001191100-dsw--0-ia5     19-Jan-2020 11:30                2952
ber01-VHDL13_DWMP_191200-2001191200-dsw--0-ia5     19-Jan-2020 12:30                2952
ber01-VHDL13_DWMP_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                3012
ber01-VHDL13_DWMP_191500-2001191500-dsw--0-ia5     19-Jan-2020 15:30                2853
ber01-VHDL13_DWMP_191600-2001191600-dsw--0-ia5     19-Jan-2020 16:30                2897
ber01-VHDL13_DWMP_191700-2001191700-dsw--0-ia5     19-Jan-2020 17:30                2897
ber01-VHDL13_DWMP_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2612
ber01-VHDL13_DWMP_192000-2001192000-dsw--0-ia5     19-Jan-2020 20:30                2612
ber01-VHDL13_DWMP_192100-2001192100-dsw--0-ia5     19-Jan-2020 21:30                2612
ber01-VHDL13_DWMP_192200-2001192200-dsw--0-ia5     19-Jan-2020 22:30                2546
ber01-VHDL13_DWMP_192300-2001192300-dsw--0-ia5     19-Jan-2020 23:30                2689
ber01-VHDL13_DWMP_200000-2001200000-dsw--0-ia5     20-Jan-2020 00:30                2877
ber01-VHDL13_DWMP_200100-2001200100-dsw--0-ia5     20-Jan-2020 01:30                2877
ber01-VHDL13_DWMP_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2877
ber01-VHDL13_DWMP_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2887
ber01-VHDL13_DWMP_200600-2001200600-dsw--0-ia5     20-Jan-2020 06:30                2887
ber01-VHDL13_DWMP_200700-2001200700-dsw--0-ia5     20-Jan-2020 07:30                3120
ber01-VHDL13_DWMP_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                3088
ber01-VHDL13_DWMP_201000-2001201000-dsw--0-ia5     20-Jan-2020 10:30                3088
ber01-VHDL13_DWMP_201100-2001201100-dsw--0-ia5     20-Jan-2020 11:30                3088
ber01-VHDL13_DWMP_201200-2001201200-dsw--0-ia5     20-Jan-2020 12:30                3088
ber01-VHDL13_DWMP_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2779
ber01-VHDL13_DWMP_201500-2001201500-dsw--0-ia5     20-Jan-2020 15:30                2693
ber01-VHDL13_DWMP_201600-2001201600-dsw--0-ia5     20-Jan-2020 16:30                2693
ber01-VHDL13_DWMP_201700-2001201700-dsw--0-ia5     20-Jan-2020 17:30                2693
ber01-VHDL13_DWOG_181700-2001181700-dsw--0-ia5     18-Jan-2020 18:30                4550
ber01-VHDL13_DWOG_190100-2001190100-dsw--0-ia5     19-Jan-2020 02:45                4591
ber01-VHDL13_DWOG_190300-2001190300-dsw--0-ia5     19-Jan-2020 04:00                3693
ber01-VHDL13_DWOG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:15                3985
ber01-VHDL13_DWOG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:00                3938
ber01-VHDL13_DWOG_191700-2001191700-dsw--0-ia5     19-Jan-2020 18:30                3522
ber01-VHDL13_DWOG_200100-2001200100-dsw--0-ia5     20-Jan-2020 02:45                3572
ber01-VHDL13_DWOG_200300-2001200300-dsw--0-ia5     20-Jan-2020 04:00                3572
ber01-VHDL13_DWOG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:15                3618
ber01-VHDL13_DWOG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:00                3635
ber01-VHDL13_DWOH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:28                2934
ber01-VHDL13_DWOH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:28                3064
ber01-VHDL13_DWOH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:58                3050
ber01-VHDL13_DWOH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:28                2784
ber01-VHDL13_DWOH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:28                2850
ber01-VHDL13_DWOH_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:28                2826
ber01-VHDL13_DWOH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:28                2709
ber01-VHDL13_DWOH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:28                2867
ber01-VHDL13_DWOH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:58                2814
ber01-VHDL13_DWOH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:28                2888
ber01-VHDL13_DWOH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:28                2888
ber01-VHDL13_DWOH_201300_COR-2001201300-dsw--0-ia5 20-Jan-2020 13:29                2758
ber01-VHDL13_DWOH_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:28                2709
ber01-VHDL13_DWOI_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:28                2838
ber01-VHDL13_DWOI_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:28                2860
ber01-VHDL13_DWOI_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:58                2847
ber01-VHDL13_DWOI_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:28                2596
ber01-VHDL13_DWOI_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:28                2638
ber01-VHDL13_DWOI_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:28                2619
ber01-VHDL13_DWOI_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:28                2472
ber01-VHDL13_DWOI_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:28                2649
ber01-VHDL13_DWOI_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:58                2591
ber01-VHDL13_DWOI_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:28                2664
ber01-VHDL13_DWOI_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:28                2658
ber01-VHDL13_DWOI_201300_COR-2001201300-dsw--0-ia5 20-Jan-2020 13:29                2575
ber01-VHDL13_DWOI_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:28                2448
ber01-VHDL13_DWON_190234-2001190234-dsw--0-ia5     19-Jan-2020 02:34                3606
ber01-VHDL13_DWON_190241-2001190241-dsw--0-ia5     19-Jan-2020 02:41                3606
ber01-VHDL13_DWON_190249-2001190249-dsw--0-ia5     19-Jan-2020 02:49                3606
ber01-VHDL13_DWON_190350-2001190350-dsw--0-ia5     19-Jan-2020 03:50                3605
ber01-VHDL13_DWON_190627-2001190627-dsw--0-ia5     19-Jan-2020 06:27                3554
ber01-VHDL13_DWON_190818-2001190818-dsw--0-ia5     19-Jan-2020 08:18                3561
ber01-VHDL13_DWON_191043-2001191043-dsw--0-ia5     19-Jan-2020 10:43                3652
ber01-VHDL13_DWON_191151-2001191151-dsw--0-ia5     19-Jan-2020 11:51                3652
ber01-VHDL13_DWON_191223-2001191223-dsw--0-ia5     19-Jan-2020 12:23                3624
ber01-VHDL13_DWON_191630-2001191630-dsw--0-ia5     19-Jan-2020 16:30                3185
ber01-VHDL13_DWON_191655-2001191655-dsw--0-ia5     19-Jan-2020 16:55                3185
ber01-VHDL13_DWON_191942-2001191942-dsw--0-ia5     19-Jan-2020 19:43                3107
ber01-VHDL13_DWON_200157-2001200157-dsw--0-ia5     20-Jan-2020 01:57                2949
ber01-VHDL13_DWON_200426-2001200426-dsw--0-ia5     20-Jan-2020 04:26                2949
ber01-VHDL13_DWON_200625-2001200625-dsw--0-ia5     20-Jan-2020 06:25                2949
ber01-VHDL13_DWON_200630-2001200630-dsw--0-ia5     20-Jan-2020 06:30                2949
ber01-VHDL13_DWON_200709-2001200709-dsw--0-ia5     20-Jan-2020 07:09                3469
ber01-VHDL13_DWON_200711-2001200711-dsw--0-ia5     20-Jan-2020 07:11                3468
ber01-VHDL13_DWON_201231-2001201231-dsw--0-ia5     20-Jan-2020 12:31                3468
ber01-VHDL13_DWON_201619-2001201619-dsw--0-ia5     20-Jan-2020 16:20                2983
ber01-VHDL13_DWON_201622-2001201622-dsw--0-ia5     20-Jan-2020 16:22                2983
ber01-VHDL13_DWON_201807-2001201807-dsw--0-ia5     20-Jan-2020 18:07                2918
ber01-VHDL13_DWPG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2106
ber01-VHDL13_DWPG_181830-2001181830-dsw--0-ia5     18-Jan-2020 18:30                2111
ber01-VHDL13_DWPG_182030-2001182030-dsw--0-ia5     18-Jan-2020 20:30                2105
ber01-VHDL13_DWPG_182130-2001182130-dsw--0-ia5     18-Jan-2020 21:30                2105
ber01-VHDL13_DWPG_190130-2001190130-dsw--0-ia5     19-Jan-2020 01:30                2223
ber01-VHDL13_DWPG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2609
ber01-VHDL13_DWPG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2581
ber01-VHDL13_DWPG_190630-2001190630-dsw--0-ia5     19-Jan-2020 06:30                2579
ber01-VHDL13_DWPG_190730-2001190730-dsw--0-ia5     19-Jan-2020 07:30                2663
ber01-VHDL13_DWPG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2506
ber01-VHDL13_DWPG_190830-2001190830-dsw--0-ia5     19-Jan-2020 08:30                2663
ber01-VHDL13_DWPG_191030-2001191030-dsw--0-ia5     19-Jan-2020 10:30                2505
ber01-VHDL13_DWPG_191130-2001191130-dsw--0-ia5     19-Jan-2020 11:30                2501
ber01-VHDL13_DWPG_191230-2001191230-dsw--0-ia5     19-Jan-2020 12:30                2501
ber01-VHDL13_DWPG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2523
ber01-VHDL13_DWPG_191430-2001191430-dsw--0-ia5     19-Jan-2020 14:30                2522
ber01-VHDL13_DWPG_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:30                2505
ber01-VHDL13_DWPG_191530-2001191530-dsw--0-ia5     19-Jan-2020 15:30                2522
ber01-VHDL13_DWPG_191730-2001191730-dsw--0-ia5     19-Jan-2020 17:30                2504
ber01-VHDL13_DWPG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2376
ber01-VHDL13_DWPG_191830-2001191830-dsw--0-ia5     19-Jan-2020 18:30                2504
ber01-VHDL13_DWPG_192030-2001192030-dsw--0-ia5     19-Jan-2020 20:30                2375
ber01-VHDL13_DWPG_192130-2001192130-dsw--0-ia5     19-Jan-2020 21:30                2375
ber01-VHDL13_DWPG_200130-2001200130-dsw--0-ia5     20-Jan-2020 01:30                2786
ber01-VHDL13_DWPG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2824
ber01-VHDL13_DWPG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2877
ber01-VHDL13_DWPG_200630-2001200630-dsw--0-ia5     20-Jan-2020 06:30                2875
ber01-VHDL13_DWPG_200730-2001200730-dsw--0-ia5     20-Jan-2020 07:30                2875
ber01-VHDL13_DWPG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2532
ber01-VHDL13_DWPG_200830-2001200830-dsw--0-ia5     20-Jan-2020 08:30                2889
ber01-VHDL13_DWPG_201030-2001201030-dsw--0-ia5     20-Jan-2020 10:30                2531
ber01-VHDL13_DWPG_201130-2001201130-dsw--0-ia5     20-Jan-2020 11:30                2592
ber01-VHDL13_DWPG_201230-2001201230-dsw--0-ia5     20-Jan-2020 12:30                2920
ber01-VHDL13_DWPG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2774
ber01-VHDL13_DWPG_201430-2001201430-dsw--0-ia5     20-Jan-2020 14:30                2773
ber01-VHDL13_DWPG_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:30                2836
ber01-VHDL13_DWPG_201530-2001201530-dsw--0-ia5     20-Jan-2020 15:30                2773
ber01-VHDL13_DWPG_201730-2001201730-dsw--0-ia5     20-Jan-2020 17:30                2823
ber01-VHDL13_DWPH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                1960
ber01-VHDL13_DWPH_181830-2001181830-dsw--0-ia5     18-Jan-2020 18:30                2391
ber01-VHDL13_DWPH_182030-2001182030-dsw--0-ia5     18-Jan-2020 20:30                1960
ber01-VHDL13_DWPH_182130-2001182130-dsw--0-ia5     18-Jan-2020 21:30                1960
ber01-VHDL13_DWPH_190130-2001190130-dsw--0-ia5     19-Jan-2020 01:30                2438
ber01-VHDL13_DWPH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2556
ber01-VHDL13_DWPH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2678
ber01-VHDL13_DWPH_190630-2001190630-dsw--0-ia5     19-Jan-2020 06:30                2678
ber01-VHDL13_DWPH_190730-2001190730-dsw--0-ia5     19-Jan-2020 07:30                2889
ber01-VHDL13_DWPH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2889
ber01-VHDL13_DWPH_190830-2001190830-dsw--0-ia5     19-Jan-2020 08:30                2889
ber01-VHDL13_DWPH_191030-2001191030-dsw--0-ia5     19-Jan-2020 10:30                2889
ber01-VHDL13_DWPH_191130-2001191130-dsw--0-ia5     19-Jan-2020 11:30                2605
ber01-VHDL13_DWPH_191230-2001191230-dsw--0-ia5     19-Jan-2020 12:30                2643
ber01-VHDL13_DWPH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                2694
ber01-VHDL13_DWPH_191430-2001191430-dsw--0-ia5     19-Jan-2020 14:30                2694
ber01-VHDL13_DWPH_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:30                2692
ber01-VHDL13_DWPH_191530-2001191530-dsw--0-ia5     19-Jan-2020 15:30                2694
ber01-VHDL13_DWPH_191730-2001191730-dsw--0-ia5     19-Jan-2020 17:30                2692
ber01-VHDL13_DWPH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2610
ber01-VHDL13_DWPH_191830-2001191830-dsw--0-ia5     19-Jan-2020 18:30                2692
ber01-VHDL13_DWPH_192030-2001192030-dsw--0-ia5     19-Jan-2020 20:30                2610
ber01-VHDL13_DWPH_192130-2001192130-dsw--0-ia5     19-Jan-2020 21:30                2610
ber01-VHDL13_DWPH_200130-2001200130-dsw--0-ia5     20-Jan-2020 01:30                2815
ber01-VHDL13_DWPH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2860
ber01-VHDL13_DWPH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                3193
ber01-VHDL13_DWPH_200630-2001200630-dsw--0-ia5     20-Jan-2020 06:30                3162
ber01-VHDL13_DWPH_200730-2001200730-dsw--0-ia5     20-Jan-2020 07:30                3162
ber01-VHDL13_DWPH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                3078
ber01-VHDL13_DWPH_200830-2001200830-dsw--0-ia5     20-Jan-2020 08:30                3162
ber01-VHDL13_DWPH_201030-2001201030-dsw--0-ia5     20-Jan-2020 10:30                3078
ber01-VHDL13_DWPH_201130-2001201130-dsw--0-ia5     20-Jan-2020 11:30                3078
ber01-VHDL13_DWPH_201230-2001201230-dsw--0-ia5     20-Jan-2020 12:30                3065
ber01-VHDL13_DWPH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2995
ber01-VHDL13_DWPH_201430-2001201430-dsw--0-ia5     20-Jan-2020 14:30                2995
ber01-VHDL13_DWPH_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:30                3011
ber01-VHDL13_DWPH_201530-2001201530-dsw--0-ia5     20-Jan-2020 15:30                2995
ber01-VHDL13_DWPH_201730-2001201730-dsw--0-ia5     20-Jan-2020 17:30                2967
ber01-VHDL13_DWSG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2669
ber01-VHDL13_DWSG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2904
ber01-VHDL13_DWSG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                3024
ber01-VHDL13_DWSG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                3025
ber01-VHDL13_DWSG_190800_COR-2001190800-dsw--0-ia5 19-Jan-2020 10:20                2948
ber01-VHDL13_DWSG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                3098
ber01-VHDL13_DWSG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2646
ber01-VHDL13_DWSG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2726
ber01-VHDL13_DWSG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2903
ber01-VHDL13_DWSG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2876
ber01-VHDL13_DWSG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                2943
ber01-VHDL13_DWSN_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2143
ber01-VHDL13_DWSN_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2148
ber01-VHDL13_DWSN_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2219
ber01-VHDL13_DWSN_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2218
ber01-VHDL13_DWSN_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:30                1952
ber01-VHDL13_DWSN_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                1683
ber01-VHDL13_DWSN_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                1916
ber01-VHDL13_DWSN_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2121
ber01-VHDL13_DWSN_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2029
ber01-VHDL13_DWSN_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:30                2076
ber01-VHDL13_DWSO_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2595
ber01-VHDL13_DWSO_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2602
ber01-VHDL13_DWSO_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2880
ber01-VHDL13_DWSO_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2880
ber01-VHDL13_DWSO_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:30                2863
ber01-VHDL13_DWSO_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2420
ber01-VHDL13_DWSO_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2542
ber01-VHDL13_DWSO_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2712
ber01-VHDL13_DWSO_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2716
ber01-VHDL13_DWSO_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:30                2859
ber01-VHDL13_DWSP_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2355
ber01-VHDL13_DWSP_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                2458
ber01-VHDL13_DWSP_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                2568
ber01-VHDL13_DWSP_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                2568
ber01-VHDL13_DWSP_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:30                2535
ber01-VHDL13_DWSP_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                2225
ber01-VHDL13_DWSP_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                2456
ber01-VHDL13_DWSP_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                2598
ber01-VHDL13_DWSP_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                2608
ber01-VHDL13_DWSP_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:30                2530
ber01-VHDL17_DWOG_191200-2001191200-dsw--0-ia5     19-Jan-2020 12:42                2187
ber01-VHDL17_DWOG_201200-2001201200-dsw--0-ia5     20-Jan-2020 12:21                3638
ber01-VHDL20_DWHG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                4253
ber01-VHDL20_DWHG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4443
ber01-VHDL20_DWHG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                4396
ber01-VHDL20_DWHG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4282
ber01-VHDL20_DWHG_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:45                4234
ber01-VHDL20_DWHG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                3817
ber01-VHDL20_DWHG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4278
ber01-VHDL20_DWHG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                4199
ber01-VHDL20_DWHG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                4331
ber01-VHDL20_DWHG_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:45                4691
ber01-VHDL20_DWHH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                3152
ber01-VHDL20_DWHH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                3515
ber01-VHDL20_DWHH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                3275
ber01-VHDL20_DWHH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                3212
ber01-VHDL20_DWHH_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:45                3236
ber01-VHDL20_DWHH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                2951
ber01-VHDL20_DWHH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                3163
ber01-VHDL20_DWHH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                3283
ber01-VHDL20_DWHH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                3215
ber01-VHDL20_DWHH_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:45                3332
gts01-VHDL12_DWON_181815-2001181845-afsv--03-ia5   18-Jan-2020 18:45                3343
gts01-VHDL12_DWON_190115-2001190245-afsv--20-ia5   19-Jan-2020 02:45                3226
gts01-VHDL12_DWON_190530-2001190630-afsv--33-ia5   19-Jan-2020 06:30                3176
gts01-VHDL12_DWON_190815-2001190915-afsv--10-ia5   19-Jan-2020 09:15                3181
gts01-VHDL12_DWON_191330-2001191330-afsv--69-ia5   19-Jan-2020 13:30                3202
gts01-VHDL12_DWON_191815-2001191845-afsv--93-ia5   19-Jan-2020 18:45                2752
gts01-VHDL12_DWON_200115-2001200245-afsv--08-ia5   20-Jan-2020 02:45                2698
gts01-VHDL12_DWON_200530-2001200630-afsv--19-ia5   20-Jan-2020 06:30                2698
gts01-VHDL12_DWON_200815-2001200915-afsv--07-ia5   20-Jan-2020 09:15                3219
gts01-VHDL12_DWON_201330-2001201330-afsv--72-ia5   20-Jan-2020 13:30                3219
pid-VHDL12_DWEH_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:28                3093
pid-VHDL12_DWEH_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:28                2395
pid-VHDL12_DWHG_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:30                2355
pid-VHDL12_DWHG_190400-2001190400-dsw--0-ia5       19-Jan-2020 05:30                2343
pid-VHDL12_DWHG_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:30                1989
pid-VHDL12_DWHG_200400-2001200400-dsw--0-ia5       20-Jan-2020 05:30                1968
pid-VHDL12_DWHH_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:30                2193
pid-VHDL12_DWHH_190400-2001190400-dsw--0-ia5       19-Jan-2020 05:30                1982
pid-VHDL12_DWHH_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:30                1774
pid-VHDL12_DWHH_200400-2001200400-dsw--0-ia5       20-Jan-2020 05:30                1912
pid-VHDL12_DWLG_181800-2001181800-dsw--0-ia5       18-Jan-2020 19:30                1688
pid-VHDL12_DWLG_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:30                2235
pid-VHDL12_DWLG_190400-2001190400-dsw--0-ia5       19-Jan-2020 05:30                2245
pid-VHDL12_DWLG_190800-2001190800-dsw--0-ia5       19-Jan-2020 09:30                2172
pid-VHDL12_DWLG_191300-2001191300-dsw--0-ia5       19-Jan-2020 13:30                2105
pid-VHDL12_DWLG_191800-2001191800-dsw--0-ia5       19-Jan-2020 19:30                1642
pid-VHDL12_DWLG_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:30                2244
pid-VHDL12_DWLG_200400-2001200400-dsw--0-ia5       20-Jan-2020 05:30                1594
pid-VHDL12_DWLG_200800-2001200800-dsw--0-ia5       20-Jan-2020 09:30                1603
pid-VHDL12_DWLG_201300-2001201300-dsw--0-ia5       20-Jan-2020 13:30                1625
pid-VHDL12_DWLH_181800-2001181800-dsw--0-ia5       18-Jan-2020 19:30                1752
pid-VHDL12_DWLH_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:30                2291
pid-VHDL12_DWLH_190400-2001190400-dsw--0-ia5       19-Jan-2020 05:30                2346
pid-VHDL12_DWLH_190800-2001190800-dsw--0-ia5       19-Jan-2020 09:30                2293
pid-VHDL12_DWLH_191300-2001191300-dsw--0-ia5       19-Jan-2020 13:30                2187
pid-VHDL12_DWLH_191800-2001191800-dsw--0-ia5       19-Jan-2020 19:30                1824
pid-VHDL12_DWLH_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:30                2337
pid-VHDL12_DWLH_200400-2001200400-dsw--0-ia5       20-Jan-2020 05:30                1592
pid-VHDL12_DWLH_200800-2001200800-dsw--0-ia5       20-Jan-2020 09:30                1636
pid-VHDL12_DWLH_201300-2001201300-dsw--0-ia5       20-Jan-2020 13:30                1731
pid-VHDL12_DWLI_181800-2001181800-dsw--0-ia5       18-Jan-2020 19:30                1673
pid-VHDL12_DWLI_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:30                2169
pid-VHDL12_DWLI_190400-2001190400-dsw--0-ia5       19-Jan-2020 05:30                2137
pid-VHDL12_DWLI_190800-2001190800-dsw--0-ia5       19-Jan-2020 09:30                2089
pid-VHDL12_DWLI_191300-2001191300-dsw--0-ia5       19-Jan-2020 13:30                2047
pid-VHDL12_DWLI_191800-2001191800-dsw--0-ia5       19-Jan-2020 19:30                1731
pid-VHDL12_DWLI_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:30                2245
pid-VHDL12_DWLI_200400-2001200400-dsw--0-ia5       20-Jan-2020 05:30                1580
pid-VHDL12_DWLI_200800-2001200800-dsw--0-ia5       20-Jan-2020 09:30                1590
pid-VHDL12_DWLI_201300-2001201300-dsw--0-ia5       20-Jan-2020 13:30                1579
pid-VHDL12_DWMG_181800-2001181800-dsw--0-ia5       18-Jan-2020 19:30                2488
pid-VHDL12_DWMG_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:30                2512
pid-VHDL12_DWMG_190400-2001190400-dsw--0-ia5       19-Jan-2020 05:30                2518
pid-VHDL12_DWMG_190800-2001190800-dsw--0-ia5       19-Jan-2020 09:30                2480
pid-VHDL12_DWMG_191300-2001191300-dsw--0-ia5       19-Jan-2020 13:30                2523
pid-VHDL12_DWMG_191800-2001191800-dsw--0-ia5       19-Jan-2020 19:30                2185
pid-VHDL12_DWMG_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:30                2523
pid-VHDL12_DWMG_200400-2001200400-dsw--0-ia5       20-Jan-2020 05:30                2529
pid-VHDL12_DWMG_200800-2001200800-dsw--0-ia5       20-Jan-2020 09:30                2659
pid-VHDL12_DWMG_201300-2001201300-dsw--0-ia5       20-Jan-2020 13:30                2427
pid-VHDL12_DWOG_190100-2001190100-dsw--0-ia5       19-Jan-2020 02:45                4125
pid-VHDL12_DWOG_190300-2001190300-dsw--0-ia5       19-Jan-2020 04:00                3227
pid-VHDL12_DWOG_200100-2001200100-dsw--0-ia5       20-Jan-2020 02:45                3248
pid-VHDL12_DWOG_200300-2001200300-dsw--0-ia5       20-Jan-2020 04:00                3248
pid-VHDL12_DWOH_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:28                2711
pid-VHDL12_DWOH_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:28                2346
pid-VHDL12_DWOI_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:28                2593
pid-VHDL12_DWOI_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:28                2156
pid-VHDL12_DWSG_190200-2001190200-dsw--0-ia5       19-Jan-2020 03:30                2588
pid-VHDL12_DWSG_200200-2001200200-dsw--0-ia5       20-Jan-2020 03:30                2297
swis2-VHDL20_DWEG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                4888
swis2-VHDL20_DWEG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4973
swis2-VHDL20_DWEG_190400-2001190400-dsw--0-ia5     19-Jan-2020 06:15                5009
swis2-VHDL20_DWEG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4739
swis2-VHDL20_DWEG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                4739
swis2-VHDL20_DWEG_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:45                4715
swis2-VHDL20_DWEG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                4605
swis2-VHDL20_DWEG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4714
swis2-VHDL20_DWEG_200400-2001200400-dsw--0-ia5     20-Jan-2020 06:15                4677
swis2-VHDL20_DWEG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                4754
swis2-VHDL20_DWEG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                4672
swis2-VHDL20_DWEG_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:45                4613
swis2-VHDL20_DWEH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                5463
swis2-VHDL20_DWEH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                5411
swis2-VHDL20_DWEH_190400-2001190400-dsw--0-ia5     19-Jan-2020 06:15                5352
swis2-VHDL20_DWEH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                5686
swis2-VHDL20_DWEH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                5011
swis2-VHDL20_DWEH_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:45                5013
swis2-VHDL20_DWEH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                4952
swis2-VHDL20_DWEH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4884
swis2-VHDL20_DWEH_200400-2001200400-dsw--0-ia5     20-Jan-2020 06:15                4801
swis2-VHDL20_DWEH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                5495
swis2-VHDL20_DWEH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                4721
swis2-VHDL20_DWEH_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:45                4529
swis2-VHDL20_DWEI_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                4792
swis2-VHDL20_DWEI_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4763
swis2-VHDL20_DWEI_190400-2001190400-dsw--0-ia5     19-Jan-2020 06:15                4804
swis2-VHDL20_DWEI_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4551
swis2-VHDL20_DWEI_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                4534
swis2-VHDL20_DWEI_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:45                4511
swis2-VHDL20_DWEI_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                4364
swis2-VHDL20_DWEI_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4491
swis2-VHDL20_DWEI_200400-2001200400-dsw--0-ia5     20-Jan-2020 06:15                4457
swis2-VHDL20_DWEI_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                4532
swis2-VHDL20_DWEI_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                4486
swis2-VHDL20_DWEI_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:45                4357
swis2-VHDL20_DWHG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                4253
swis2-VHDL20_DWHG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4443
swis2-VHDL20_DWHG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                4396
swis2-VHDL20_DWHG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4282
swis2-VHDL20_DWHG_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:45                4234
swis2-VHDL20_DWHG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                3817
swis2-VHDL20_DWHG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4278
swis2-VHDL20_DWHG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                4199
swis2-VHDL20_DWHG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                4331
swis2-VHDL20_DWHG_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:45                4691
swis2-VHDL20_DWHH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                3152
swis2-VHDL20_DWHH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                3515
swis2-VHDL20_DWHH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                3275
swis2-VHDL20_DWHH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                3212
swis2-VHDL20_DWHH_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:45                3236
swis2-VHDL20_DWHH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                2951
swis2-VHDL20_DWHH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                3163
swis2-VHDL20_DWHH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                3283
swis2-VHDL20_DWHH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                3215
swis2-VHDL20_DWHH_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:45                3332
swis2-VHDL20_DWLG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:47                3987
swis2-VHDL20_DWLG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4404
swis2-VHDL20_DWLG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                4384
swis2-VHDL20_DWLG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4308
swis2-VHDL20_DWLG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                4241
swis2-VHDL20_DWLG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                3778
swis2-VHDL20_DWLG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4385
swis2-VHDL20_DWLG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                3513
swis2-VHDL20_DWLG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                3562
swis2-VHDL20_DWLG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                3601
swis2-VHDL20_DWLH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:47                4016
swis2-VHDL20_DWLH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4516
swis2-VHDL20_DWLH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                4499
swis2-VHDL20_DWLH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4446
swis2-VHDL20_DWLH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                4340
swis2-VHDL20_DWLH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                3977
swis2-VHDL20_DWLH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4410
swis2-VHDL20_DWLH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                3509
swis2-VHDL20_DWLH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                3596
swis2-VHDL20_DWLH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                3708
swis2-VHDL20_DWLI_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:47                4013
swis2-VHDL20_DWLI_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4340
swis2-VHDL20_DWLI_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                4227
swis2-VHDL20_DWLI_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4179
swis2-VHDL20_DWLI_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                4137
swis2-VHDL20_DWLI_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                3821
swis2-VHDL20_DWLI_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4349
swis2-VHDL20_DWLI_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                3494
swis2-VHDL20_DWLI_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                3547
swis2-VHDL20_DWLI_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                3553
swis2-VHDL20_DWMG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                5737
swis2-VHDL20_DWMG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                5899
swis2-VHDL20_DWMG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                5905
swis2-VHDL20_DWMG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                5868
swis2-VHDL20_DWMG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                5911
swis2-VHDL20_DWMG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                5573
swis2-VHDL20_DWMG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                5805
swis2-VHDL20_DWMG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                5814
swis2-VHDL20_DWMG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                6012
swis2-VHDL20_DWMG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                5780
swis2-VHDL20_DWMO_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                4269
swis2-VHDL20_DWMO_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4372
swis2-VHDL20_DWMO_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                4375
swis2-VHDL20_DWMO_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4277
swis2-VHDL20_DWMO_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                4317
swis2-VHDL20_DWMO_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                3956
swis2-VHDL20_DWMO_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4134
swis2-VHDL20_DWMO_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                4140
swis2-VHDL20_DWMO_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                4497
swis2-VHDL20_DWMO_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                4497
swis2-VHDL20_DWMP_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                5583
swis2-VHDL20_DWMP_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                5821
swis2-VHDL20_DWMP_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                5829
swis2-VHDL20_DWMP_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                5658
swis2-VHDL20_DWMP_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:45                5718
swis2-VHDL20_DWMP_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                5304
swis2-VHDL20_DWMP_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                5586
swis2-VHDL20_DWMP_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                5599
swis2-VHDL20_DWMP_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                5800
swis2-VHDL20_DWMP_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:45                5491
swis2-VHDL20_DWPG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                3095
swis2-VHDL20_DWPG_181830-2001181830-dsw--0-ia5     18-Jan-2020 18:30                3102
swis2-VHDL20_DWPG_182030-2001182030-dsw--0-ia5     18-Jan-2020 20:30                3094
swis2-VHDL20_DWPG_182130-2001182130-dsw--0-ia5     18-Jan-2020 21:30                3094
swis2-VHDL20_DWPG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                3610
swis2-VHDL20_DWPG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                3508
swis2-VHDL20_DWPG_190630-2001190630-dsw--0-ia5     19-Jan-2020 06:30                3508
swis2-VHDL20_DWPG_190730-2001190730-dsw--0-ia5     19-Jan-2020 07:30                3592
swis2-VHDL20_DWPG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                3498
swis2-VHDL20_DWPG_190830-2001190830-dsw--0-ia5     19-Jan-2020 08:30                3592
swis2-VHDL20_DWPG_191030-2001191030-dsw--0-ia5     19-Jan-2020 10:30                3497
swis2-VHDL20_DWPG_191130-2001191130-dsw--0-ia5     19-Jan-2020 11:30                3493
swis2-VHDL20_DWPG_191230-2001191230-dsw--0-ia5     19-Jan-2020 12:30                3493
swis2-VHDL20_DWPG_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                3485
swis2-VHDL20_DWPG_191430-2001191430-dsw--0-ia5     19-Jan-2020 14:30                3514
swis2-VHDL20_DWPG_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:30                3481
swis2-VHDL20_DWPG_191530-2001191530-dsw--0-ia5     19-Jan-2020 15:30                3514
swis2-VHDL20_DWPG_191730-2001191730-dsw--0-ia5     19-Jan-2020 17:30                3510
swis2-VHDL20_DWPG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                3382
swis2-VHDL20_DWPG_191830-2001191830-dsw--0-ia5     19-Jan-2020 18:30                3510
swis2-VHDL20_DWPG_192030-2001192030-dsw--0-ia5     19-Jan-2020 20:30                3381
swis2-VHDL20_DWPG_192130-2001192130-dsw--0-ia5     19-Jan-2020 21:30                3381
swis2-VHDL20_DWPG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                3950
swis2-VHDL20_DWPG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                3869
swis2-VHDL20_DWPG_200630-2001200630-dsw--0-ia5     20-Jan-2020 06:30                3869
swis2-VHDL20_DWPG_200730-2001200730-dsw--0-ia5     20-Jan-2020 07:30                3869
swis2-VHDL20_DWPG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                3526
swis2-VHDL20_DWPG_200830-2001200830-dsw--0-ia5     20-Jan-2020 08:30                3883
swis2-VHDL20_DWPG_201030-2001201030-dsw--0-ia5     20-Jan-2020 10:30                3525
swis2-VHDL20_DWPG_201130-2001201130-dsw--0-ia5     20-Jan-2020 11:30                3586
swis2-VHDL20_DWPG_201230-2001201230-dsw--0-ia5     20-Jan-2020 12:30                3921
swis2-VHDL20_DWPG_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                3745
swis2-VHDL20_DWPG_201430-2001201430-dsw--0-ia5     20-Jan-2020 14:30                3774
swis2-VHDL20_DWPG_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:30                3807
swis2-VHDL20_DWPG_201530-2001201530-dsw--0-ia5     20-Jan-2020 15:30                3774
swis2-VHDL20_DWPG_201730-2001201730-dsw--0-ia5     20-Jan-2020 17:30                3824
swis2-VHDL20_DWPH_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:30                2949
swis2-VHDL20_DWPH_181830-2001181830-dsw--0-ia5     18-Jan-2020 18:30                3380
swis2-VHDL20_DWPH_182030-2001182030-dsw--0-ia5     18-Jan-2020 20:30                2949
swis2-VHDL20_DWPH_182130-2001182130-dsw--0-ia5     18-Jan-2020 21:30                2949
swis2-VHDL20_DWPH_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:30                3695
swis2-VHDL20_DWPH_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:30                3605
swis2-VHDL20_DWPH_190630-2001190630-dsw--0-ia5     19-Jan-2020 06:30                3605
swis2-VHDL20_DWPH_190730-2001190730-dsw--0-ia5     19-Jan-2020 07:30                3816
swis2-VHDL20_DWPH_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:30                3879
swis2-VHDL20_DWPH_190830-2001190830-dsw--0-ia5     19-Jan-2020 08:30                3816
swis2-VHDL20_DWPH_191030-2001191030-dsw--0-ia5     19-Jan-2020 10:30                3879
swis2-VHDL20_DWPH_191130-2001191130-dsw--0-ia5     19-Jan-2020 11:30                3595
swis2-VHDL20_DWPH_191230-2001191230-dsw--0-ia5     19-Jan-2020 12:30                3633
swis2-VHDL20_DWPH_191300-2001191300-dsw--0-ia5     19-Jan-2020 13:30                3686
swis2-VHDL20_DWPH_191430-2001191430-dsw--0-ia5     19-Jan-2020 14:30                3686
swis2-VHDL20_DWPH_191500-2001191500-dsw--0-ia5     19-Jan-2020 16:30                3697
swis2-VHDL20_DWPH_191530-2001191530-dsw--0-ia5     19-Jan-2020 15:30                3686
swis2-VHDL20_DWPH_191730-2001191730-dsw--0-ia5     19-Jan-2020 17:30                3697
swis2-VHDL20_DWPH_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:30                3615
swis2-VHDL20_DWPH_191830-2001191830-dsw--0-ia5     19-Jan-2020 18:30                3697
swis2-VHDL20_DWPH_192030-2001192030-dsw--0-ia5     19-Jan-2020 20:30                3615
swis2-VHDL20_DWPH_192130-2001192130-dsw--0-ia5     19-Jan-2020 21:30                3615
swis2-VHDL20_DWPH_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:30                3993
swis2-VHDL20_DWPH_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:30                4183
swis2-VHDL20_DWPH_200630-2001200630-dsw--0-ia5     20-Jan-2020 06:30                4152
swis2-VHDL20_DWPH_200730-2001200730-dsw--0-ia5     20-Jan-2020 07:30                4152
swis2-VHDL20_DWPH_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:30                4068
swis2-VHDL20_DWPH_200830-2001200830-dsw--0-ia5     20-Jan-2020 08:30                4152
swis2-VHDL20_DWPH_201030-2001201030-dsw--0-ia5     20-Jan-2020 10:30                4068
swis2-VHDL20_DWPH_201130-2001201130-dsw--0-ia5     20-Jan-2020 11:30                4068
swis2-VHDL20_DWPH_201230-2001201230-dsw--0-ia5     20-Jan-2020 12:30                4086
swis2-VHDL20_DWPH_201300-2001201300-dsw--0-ia5     20-Jan-2020 13:30                4016
swis2-VHDL20_DWPH_201430-2001201430-dsw--0-ia5     20-Jan-2020 14:30                4016
swis2-VHDL20_DWPH_201500-2001201500-dsw--0-ia5     20-Jan-2020 16:30                4032
swis2-VHDL20_DWPH_201530-2001201530-dsw--0-ia5     20-Jan-2020 15:30                4016
swis2-VHDL20_DWPH_201730-2001201730-dsw--0-ia5     20-Jan-2020 17:30                3988
swis2-VHDL20_DWSG_181800-2001181800-dsw--0-ia5     18-Jan-2020 19:45                4438
swis2-VHDL20_DWSG_190200-2001190200-dsw--0-ia5     19-Jan-2020 03:45                4667
swis2-VHDL20_DWSG_190400-2001190400-dsw--0-ia5     19-Jan-2020 05:45                4790
swis2-VHDL20_DWSG_190800-2001190800-dsw--0-ia5     19-Jan-2020 09:45                4707
swis2-VHDL20_DWSG_191300-2001191300-dsw--0-ia5     19-Jan-2020 14:45                4866
swis2-VHDL20_DWSG_191800-2001191800-dsw--0-ia5     19-Jan-2020 19:45                4414
swis2-VHDL20_DWSG_200200-2001200200-dsw--0-ia5     20-Jan-2020 03:45                4486
swis2-VHDL20_DWSG_200400-2001200400-dsw--0-ia5     20-Jan-2020 05:45                4671
swis2-VHDL20_DWSG_200800-2001200800-dsw--0-ia5     20-Jan-2020 09:45                4641
swis2-VHDL20_DWSG_201300-2001201300-dsw--0-ia5     20-Jan-2020 14:45                4713